首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

數(shù)字圖像倍焦系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)綜合實(shí)例之：設(shè)計(jì)需求分析與芯片選型

  • 在數(shù)字圖像處理和通信、遙感圖像分析、醫(yī)學(xué)成像診斷等應(yīng)用領(lǐng)域，為了便于顯示、觀察或進(jìn)行進(jìn)一步的處理，常常需要對原始的數(shù)字圖像進(jìn)行特征提取(如邊緣檢測、邊緣銳化)、噪聲平滑濾波、幾何校正、尺寸縮放等處理，這類圖像處理技術(shù)稱為圖像的預(yù)處理。在實(shí)際應(yīng)用中，圖像的預(yù)處理功能很多可以通過FPGA來實(shí)現(xiàn)。
  • 關(guān)鍵字： 數(shù)字圖像倍焦系統(tǒng)  視頻解碼器  FPGA  視頻編碼器  乒乓緩沖區(qū)  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-整數(shù)DCT變換的設(shè)計(jì)與實(shí)現(xiàn)

  • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了視頻壓縮標(biāo)準(zhǔn)H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設(shè)計(jì)技巧在算法優(yōu)化中的作用。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  整數(shù)DCT變換  H.264  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-FPGA片上硬件乘法器的使用

  • 在FPGA+DSP系統(tǒng)設(shè)計(jì)系統(tǒng)中，F(xiàn)PGA經(jīng)常作為DSP的協(xié)處理器來輔助完成一些計(jì)算任務(wù)。而這些計(jì)算工作中最消耗時間的就是乘法運(yùn)算，因此本實(shí)例的主要內(nèi)容就是幫助讀者學(xué)會調(diào)用硬件乘法IP核。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  硬件乘法器  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：FPGA+DSP協(xié)同平臺的調(diào)試技巧和注意事項(xiàng)

  • 作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開始階段需要對每個芯片進(jìn)行單獨(dú)測試。這種情況下就需要避免另外一個芯片對調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  內(nèi)部邏輯分析儀  隔離調(diào)試  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之： FPGA與DSP的通信接口設(shè)計(jì)

  • 以上的接口中，比較常用的接口是EMIF和HPI。其中總線接口需要協(xié)議支持，開發(fā)難度較大，串行接口開發(fā)簡單，但是速率較慢。VPORT等特殊接口一般是在特定的場合下應(yīng)用，不具備通用性，而且需要修改DSP驅(qū)動，開發(fā)周期較長。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  通信接口  EMIF  HPI  BlockRAM  

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之： 基于FPGA+DSP協(xié)同處理平臺的優(yōu)勢和適用領(lǐng)域

  • FPGA的一個重要的應(yīng)用領(lǐng)域就是數(shù)字信號處理，隨著FPGA密度和速度的提高，現(xiàn)在FPGA已經(jīng)可以勝任一些原來只有專用芯片或者多DSP才能完成的計(jì)算任務(wù)。
  • 關(guān)鍵字： DSP  協(xié)同處理  FPGA  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 典型實(shí)例-VGA接口的設(shè)計(jì)與實(shí)現(xiàn)

  • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA與VGA顯示器的接口，幫助讀者進(jìn)一步了解VGA接口的時序和設(shè)計(jì)方法。
  • 關(guān)鍵字： VGA接口  ModelSim  FPGA  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 典型實(shí)例-字符LCD接口的設(shè)計(jì)與實(shí)現(xiàn)

  • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)FPGA與字符LCD的接口，幫助讀者進(jìn)一步了解字符液晶的工作原理和設(shè)計(jì)方法。
  • 關(guān)鍵字： 字符LCD接口  char_ram模塊  FPGA  ModelSim  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 典型實(shí)例-USB 2.0接口的設(shè)計(jì)與實(shí)現(xiàn)

  • 本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了FPGA通過FX2 USB 2.0接口芯片與PC機(jī)進(jìn)行高速數(shù)據(jù)通信，分為讀數(shù)據(jù)、寫數(shù)據(jù)和讀寫數(shù)據(jù)3部分內(nèi)容。幫助讀者進(jìn)一步了解USB接口芯片的工作原理和設(shè)計(jì)方法。
  • 關(guān)鍵字： USB2.0  FX2  FPGA  高速數(shù)據(jù)傳輸  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 典型實(shí)例-RS-232C（UART）接口的設(shè)計(jì)與實(shí)現(xiàn)

  • 本節(jié)旨在通過分析UART控制器，設(shè)計(jì)實(shí)現(xiàn)了FPGA通過RS-232C接口與PC機(jī)的通信。設(shè)計(jì)過程中用Modelsim對UART控制器進(jìn)行仿真，幫助讀者進(jìn)一步了解UART協(xié)議的具體時序。
  • 關(guān)鍵字： RS-232C接口  UART  FPGA  BlockRAM  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 利用FPGA實(shí)現(xiàn)A/D、D/A轉(zhuǎn)換器接口

  • A/D、D/A轉(zhuǎn)換器是FPGA系統(tǒng)設(shè)計(jì)中的常用器件，經(jīng)常用來實(shí)現(xiàn)模擬信號和數(shù)字信號的相互轉(zhuǎn)換。根據(jù)應(yīng)用場合的不同，A/D、D/A轉(zhuǎn)換芯片的性能指標(biāo)參數(shù)差別比較大，因此接口格式也無法統(tǒng)一。
  • 關(guān)鍵字： 轉(zhuǎn)換器接口  外同步模式  FPGA  內(nèi)同步模式  環(huán)形緩存區(qū)  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之： 利用FPGA實(shí)現(xiàn)常用顯示接口（Display Interface）

  • 七段數(shù)碼管因?yàn)閮r格低廉，使用簡單，經(jīng)常被用來實(shí)現(xiàn)一些簡單的狀態(tài)顯示功能。七段數(shù)碼管的標(biāo)準(zhǔn)外觀圖如圖10.16所示。右下角的圓點(diǎn)用Dp來表示，用來實(shí)現(xiàn)小數(shù)點(diǎn)的顯示。
  • 關(guān)鍵字： 顯示接口  七段數(shù)碼管  FPGA  字符型LCD顯示接口  VGA  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：利用FPGA實(shí)現(xiàn)USB 2.0通信接口

  • 利用FPGA來實(shí)現(xiàn)USB 2.0接口的方式一般有兩種，一是借助外圍的USB接口芯片，二是FPGA內(nèi)部實(shí)現(xiàn)USB協(xié)議控制器，外部通過USB的PHY芯片來實(shí)現(xiàn)接口。
  • 關(guān)鍵字： 外設(shè)通信接口  USB2.0  FPGA  CY7C68013  

利用FPGA實(shí)現(xiàn)外設(shè)通信接口之：FPGA在外設(shè)接口實(shí)現(xiàn)方面的優(yōu)勢

  • FPGA的一個重要的應(yīng)用領(lǐng)域就是數(shù)據(jù)采集和接口邏輯設(shè)計(jì)。隨著芯片封裝技術(shù)的提高，現(xiàn)在的FPGA已經(jīng)可以在單位面積上提供更多的I/O管腳資源。
  • 關(guān)鍵字： 外設(shè)接口  I/O資源  FPGA  

基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計(jì)之：典型實(shí)例-基于NIOS II處理器的數(shù)字鐘設(shè)計(jì)

  • 本節(jié)旨在通過給定的工程實(shí)例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計(jì)方法。同時使用基于Altera FPGA的開發(fā)板將該實(shí)例進(jìn)行下載驗(yàn)證，完成工程設(shè)計(jì)的硬件實(shí)現(xiàn)。在本節(jié)中，將主要講解以下知識點(diǎn)。
  • 關(guān)鍵字： SOPC  NiosII  FPGA  數(shù)字鐘  
共6399條 65/427 |‹ « 63 64 65 66 67 68 69 70 71 72 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473