首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 現(xiàn)場可編程門陣列(fpga)

現(xiàn)場可編程門陣列(fpga) 文章 進入現(xiàn)場可編程門陣列(fpga)技術(shù)社區(qū)

硬件描述語言Verilog HDL設(shè)計進階之：自動轉(zhuǎn)換量程頻率計控制器

  • 本實例使用Verilog HDL設(shè)計一個可自動轉(zhuǎn)換量程的頻率計控制器。在設(shè)計過程中，使用了狀態(tài)機的設(shè)計方法，讀者可根據(jù)綜合實例6的流程將本實例的語言設(shè)計模塊添加到自己的工程中。
  • 關(guān)鍵字： VerilogHDL  頻率計控制器  FPGA  

硬件描述語言Verilog HDL設(shè)計進階之： 典型實例-狀態(tài)機應(yīng)用

  • 狀態(tài)機設(shè)計是HDL設(shè)計里面的精華，幾乎所有的設(shè)計里面都或多或少地使用了狀態(tài)機的思想。狀態(tài)機，顧名思義，就是一系列狀態(tài)組成的一個循環(huán)機制，這樣的結(jié)構(gòu)使得編程人員能夠更好地使用HDL語言，同時具有特定風(fēng)格的狀態(tài)機也能提高程序的可讀性和調(diào)試性。
  • 關(guān)鍵字： VerilogHDL  狀態(tài)機  FPGA  

硬件描述語言Verilog HDL設(shè)計進階之： 邏輯綜合的原則以及可綜合的代碼設(shè)計風(fēng)格

  • 用always塊設(shè)計純組合邏輯電路時，在生成組合邏輯的always塊中，參與賦值的所有信號都必須有明確的值，即在賦值表達式右端參與賦值的信號都必需在always @(敏感電平列表)中列出。
  • 關(guān)鍵字： VerilogHDL  邏輯綜合  FPGA  

Verilog HDL基礎(chǔ)之：實例5 交通燈控制器

  • 本實例通過Verilog HDL語言設(shè)計一個簡易的交通等控制器，實現(xiàn)一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
  • 關(guān)鍵字： VerilogHDL  華清遠見  FPGA  交通燈控制器  

FPGA最小系統(tǒng)之：實例1 在Altera的FPGA開發(fā)板上運行第一個FPGA程序

  • 本節(jié)旨在通過給定的工程實例——“蜂鳴器播放梁祝音樂”來熟悉Altera Quartus II軟件的基本操作、設(shè)計、編譯及仿真流程。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設(shè)計的硬件實現(xiàn)，熟悉Altera FPGA開發(fā)板的使用及配置方式。
  • 關(guān)鍵字： Cyclone  Altera  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的調(diào)試方法

  • 隨著FPGA芯片的密度和性能不斷提高，調(diào)試的復(fù)雜程度也越來越高。BGA封裝的大量使用更增加了板子調(diào)試的難度。所以在調(diào)試FPGA電路時要遵循一定的原則和技巧，才能減少調(diào)試時間，避免誤操作損壞電路。
  • 關(guān)鍵字： BGA封裝  ASRAM  FPGA  QuartusII  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的設(shè)計技巧

  • FPGA的硬件設(shè)計不同于DSP和ARM系統(tǒng)，比較靈活和自由。只要設(shè)計好專用管腳的電路，通用I/O的連接可以自己定義。因此，F(xiàn)PGA的電路設(shè)計中會有一些特殊的技巧可以參考。
  • 關(guān)鍵字： EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

  • FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應(yīng)用管腳等。其中有些管腳可有多種用途，所以在設(shè)計FPGA電路之前，需要認(rèn)真的閱讀相應(yīng)FPGA的芯片手冊。
  • 關(guān)鍵字： Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

基于FPGA的數(shù)字化變電站計量儀表研究與設(shè)計

  • 提出一種基于IEC61850和SoPC的數(shù)字化變電站計量儀表設(shè)計方案。在DE2—70開發(fā)板的基礎(chǔ)上，首先依據(jù)IEC61850標(biāo)準(zhǔn)對數(shù)字化變電站計量儀表進行了總體設(shè)計；其次對基于FPGA的電量參數(shù)算法進行了研究；最后完成了光纖通信電路、快速以太網(wǎng)接口電路、雙軟核SoPC系統(tǒng)等硬件電路的設(shè)計?；贔PGA的數(shù)字化變電站計量儀表設(shè)計方案具有設(shè)計
  • 關(guān)鍵字： 數(shù)字化變電站  SOPC  FPGA  

基于FPGA的生物電阻抗成像系統(tǒng)設(shè)計

  • 根據(jù)電阻抗斷層成像技術(shù)要求，設(shè)計了以Spartan3E系列XC3S500E FPGA為核心的16電極生物電阻抗成像系統(tǒng)，系統(tǒng)嵌入8 bit微處理器PicoBlaze實現(xiàn)邏輯控制并產(chǎn)生激勵信號實現(xiàn)高速A/D采集及實現(xiàn)數(shù)字解調(diào)，通過RS232將采集數(shù)據(jù)傳輸?shù)絇C機，重建人體內(nèi)部的電阻率分布或其變化圖像。為廣泛應(yīng)用研究電阻抗斷層成像技術(shù)提供一種
  • 關(guān)鍵字： Spartan3E  生物電阻抗成像系統(tǒng)  FPGA  

FPGA的雙緩沖模式PCI Express總線設(shè)計

  • 介紹了軟件無線電平臺中基于FPGA的雙緩沖模式PCI Express（PCIE）總線的設(shè)計與實現(xiàn)。設(shè)計了基于Xilinx Virtex6 FPGA的通用軟件無線電平臺，開發(fā)了基于Linux系統(tǒng)的驅(qū)動程序和PCIE硬核的DMA控制器。雙緩沖提高了數(shù)據(jù)傳輸速度，節(jié)約了硬件資源。測試結(jié)果顯示，該系統(tǒng)工作穩(wěn)定可靠，讀寫速度可達402 MB/s。
  • 關(guān)鍵字： PCIExpress總線  雙緩沖模式  FPGA  

基于FPGA的模糊控制交通燈控制方案設(shè)計

  • 針對目前交叉路口交通控制信號燈的綠信比固定不變的問題，提出一種模糊控制的方案。根據(jù)當(dāng)前相位的車流量和當(dāng)前相位與下一相位車流量之差，實時控制相位綠信比，縮減車輛在交叉路口的排隊長度。綠信比可在FPGA上模擬實現(xiàn)，采用EElements ISE Development Kit開發(fā)套件，使用ISE10.1軟件設(shè)計工具，對上述控制方案進行仿真。
  • 關(guān)鍵字： 模糊控制  交通燈控制方案  FPGA  

基于FPGA的PUSCH信道估計仿真與實現(xiàn)

  • 基于最小平方 (LS) 算法，利用FPGA實現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行信道估計算法。主要研究了如何利用FPGA實現(xiàn)LS算法，包括算法的介紹、方案的形成、FPGA實現(xiàn)的處理流程、FPGA實現(xiàn)結(jié)果及分析。以Virtex-5芯片為硬件平臺，完成了仿真、綜合、板級驗證等工作。實現(xiàn)結(jié)果表明，該信道估計算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)
  • 關(guān)鍵字： PUSCH  信道估計仿真  FPGA  

一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)設(shè)計

  • 介紹了一種基于FPGA技術(shù)的紅外視頻采集系統(tǒng)組成架構(gòu)，給出了各功能模塊的實現(xiàn)方法,包括主要的HDL代碼、SignaltapII波形以及QuartusII頂層原理，并制作電路板進行調(diào)試，最終的紅外圖像通過VGA實時顯示。結(jié)果表明該系統(tǒng)能充分利用FPGA技術(shù)的優(yōu)勢，具有擴展性好、控制靈活、開發(fā)周期短等特點。
  • 關(guān)鍵字： 紅外視頻采集系統(tǒng)  ADV7181B  FPGA  

FPGA設(shè)計流程及其布線資源解析

  • 電路設(shè)計與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計方法有硬件描述語言（HDL）和原理圖設(shè)計輸入方法等。原理圖設(shè)計輸入法在早期應(yīng)用得比較廣泛，它根據(jù)設(shè)計要求，選用器件、繪制原理圖、完成輸入過程。這種方法的有點是直觀、便于理解、元器件庫資源豐富。但是在大型設(shè)計中，這種方法的可維護性較差，不利于模塊構(gòu)造與重用
  • 關(guān)鍵字： 布線資源  功能仿真  FPGA  
共6399條 67/427 |‹ « 65 66 67 68 69 70 71 72 73 74 » ›|

現(xiàn)場可編程門陣列(fpga)介紹

您好，目前還沒有人創(chuàng)建詞條現(xiàn)場可編程門陣列(fpga)!
歡迎您創(chuàng)建該詞條，闡述對現(xiàn)場可編程門陣列(fpga)的理解，并與今后在此搜索現(xiàn)場可編程門陣列(fpga)的朋友們分享。    創(chuàng)建詞條

熱門主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473