首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 生成器

音樂包絡(luò)生成器和調(diào)制器電路圖

基于FPGA的準(zhǔn)單輸入調(diào)變序列生成器設(shè)計

  • 1.引言隨著集成電路復(fù)雜度越來越高，測試開銷在電路和系統(tǒng)總開銷中所占的比例不斷上升，測試方法的研究顯得非常突出。目前在測試源的劃分上可以采用內(nèi)建自測試或片外測試。內(nèi)建自測試把測試源和被測電路都集成在芯片
  • 關(guān)鍵字： FPGA  輸入  調(diào)變  生成器    

利用Xilinx FPGA和存儲器接口生成器簡化存儲器接口

  • FPGA 設(shè)計人員在滿足關(guān)鍵時序余量的同時力爭實現(xiàn)更高性能，在這種情況下，存儲器接口的設(shè)計是一個一向構(gòu)成艱難而耗時的挑戰(zhàn)。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設(shè)計變得更簡單、更可靠。盡管如此，I/
  • 關(guān)鍵字： Xilinx  FPGA  存儲器接口  生成器    

基于FPGA的AGWN信號生成器

  • 在通信系統(tǒng)中分析計算系統(tǒng)抗噪聲性能時，經(jīng)常假定信道噪聲為加性高斯型白噪聲(AGWN)。本文就是通過分析AGWN的性質(zhì)，采用自頂向下的設(shè)計思路，將AGWN信號分成若干模塊，最終使用Verilog硬件描述語言，完成了通信
  • 關(guān)鍵字： FPGA  AGWN  信號  生成器    
共4條 1/1 1

生成器介紹

您好，目前還沒有人創(chuàng)建詞條生成器!
歡迎您創(chuàng)建該詞條，闡述對生成器的理解，并與今后在此搜索生成器的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473