電源完整性 文章 進(jìn)入電源完整性技術(shù)社區(qū)

電源完整性與地彈噪聲的高速PCB仿真

• 使用基于電磁場分析的設(shè)計(jì)軟件來選擇退耦電容的大小及其放置位置可將電源平面與地平面的開關(guān)噪聲減至最小。 隨著信號的沿變化速度越來越快，今天的高速數(shù)字電路板設(shè)計(jì)者所遇到的問題在幾年前看來是不可想象的。對于小于1納秒的信號沿變化，PCB板上電源層與地層間的電壓在電路板的  各處都不盡相同，從而影響到IC芯片的供電，導(dǎo)致芯片的邏輯錯(cuò)誤。為了保證高速器件的正確動(dòng)作，設(shè)計(jì)者應(yīng)該消除這種電壓的波動(dòng)，保持低阻抗的電源分配路徑。 為此，你需要在電路板上增加退耦電容來將高速信號在電源層和地層上產(chǎn)生的噪聲降至最低
• 關(guān)鍵字： 地彈噪聲  電源技術(shù)  電源完整性  仿真  高速PCB  模擬技術(shù)  PCB  電路板