首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> 系統(tǒng)級芯片設計

系統(tǒng)級芯片設計 文章 進入系統(tǒng)級芯片設計技術社區(qū)

Cadence強化的高級節(jié)點設計解決方案對定制IC設計實現(xiàn)經過實際生產驗證的改良

  •   全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司(納斯達克: CDNS),今天公布了一系列新的定制IC設計功能,幫助芯片制造商加快大型復雜設計的量產化,尤其是在65納米及以下的高級節(jié)點工藝。這些經過實際生產證明對Virtuoso?技術的提升,進一步強化了Cadence用于降低風險和提升生產力的同時管理幾何尺寸與復雜性的全套解決方案。   對Virtuoso? 定制設計平臺的主要改進將會出現(xiàn)在最新版本中,提供更為緊密的可生產性整合、更好的寄生分析,更快的仿真工具,用于精確而高效地驗證
  • 關鍵字: Cadence  IC  定制數(shù)字  模擬/混合信號  系統(tǒng)級芯片設計  Virtuoso  
共1條 1/1 1

系統(tǒng)級芯片設計介紹

您好,目前還沒有人創(chuàng)建詞條系統(tǒng)級芯片設計!
歡迎您創(chuàng)建該詞條,闡述對系統(tǒng)級芯片設計的理解,并與今后在此搜索系統(tǒng)級芯片設計的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473