首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> virtuoso

Cadence 推出開拓性的 Virtuoso Studio

  • ·       這是一個業(yè)界用于打造差異化定制芯片的領(lǐng)先平臺，可借助生成式 AI 技術(shù)顯著提升設(shè)計生產(chǎn)力；·       Virtuoso Studio 與 Cadence 最前沿的技術(shù)和最新的底層架構(gòu)集成，助力設(shè)計工程師在半導體和 3D-IC 設(shè)計方面取得新突破；·       依托 30 年來在全線工藝技術(shù)方面取得的行業(yè)領(lǐng)先
  • 關(guān)鍵字： Cadence  Virtuoso Studio    

Cadence Virtuoso定制IC設(shè)計平臺助力WillSemi提升模擬IC設(shè)計的穩(wěn)健性和交付速度

  • 　　楷登電子(美國Cadence公司)今日宣布，WillSemi采用Cadenceò Virtuosoò 定制集成電路設(shè)計平臺，增強了模擬集成電路設(shè)計的可靠性，并縮短了產(chǎn)品的總體上市時間。較此前部署的行業(yè)解決方案，WillSemi采用Cadence定制集成電路設(shè)計流程不僅將模擬設(shè)計和實現(xiàn)時間減半，總設(shè)計周期時間也縮短了三分之一?！　adence定制設(shè)計流程工具幫助WillSemi集成電路設(shè)計團隊實現(xiàn)了如下目標：　　· 采用Virtuoso電路原理圖編輯器與Virtuoso版
  • 關(guān)鍵字： Cadence  Virtuoso  

全新Cadence Virtuoso系統(tǒng)設(shè)計平臺幫助實現(xiàn)IC、封裝和電路板無縫集成的設(shè)計流程

  • 　　楷登電子(美國Cadence公司)今日發(fā)布全新Cadence? Virtuoso? System Design Platform(Virtuoso系統(tǒng)設(shè)計平臺)，結(jié)合Cadence Virtuoso平臺與Allegro? 及Sigrity?技術(shù)，打造一個正式的、優(yōu)化的自動協(xié)同設(shè)計與驗證流程。多項跨平臺技術(shù)的高度集成幫助設(shè)計工程師實現(xiàn)芯片、封裝和電路板的同步和協(xié)同設(shè)計。這一過程在此之前只能通過手動完成，全新Virtuoso系統(tǒng)設(shè)計平臺可以實現(xiàn)流
  • 關(guān)鍵字： Cadence  Virtuoso  

Cadence發(fā)布7納米工藝Virtuoso先進工藝節(jié)點擴展平臺

  • 　　楷登電子(美國Cadence公司)今日正式發(fā)布針對7nm工藝的全新Virtuoso® 先進工藝節(jié)點平臺。通過與采用7nm FinFET工藝的早期客戶展開緊密合作，Cadence成功完成了Virtuoso定制設(shè)計平臺的功能拓展，新平臺能幫助客戶管理由于先進工藝所導致的更復雜的設(shè)計以及特殊的工藝效應。新版Virtuoso先進工藝平臺同樣支持所有主流FinFET先進節(jié)點，性能已得到充分認證;同時提高了7nm工藝的設(shè)計效率。 　　為了應對7nm設(shè)計的眾多技術(shù)挑戰(zhàn)，Virtuoso先進工藝平臺提供豐富
  • 關(guān)鍵字： Cadence  Virtuoso  

Cadence物理驗證系統(tǒng)通過FinFET制程認證

  • 　　重點：　　·?認證確保精確性方面不受影響，并包含用于65納米至14納米FinFET制程的物理驗證簽收的先進技術(shù)　　·?雙方共同的客戶可通過它與Cadence?Virtuoso及Encounter平臺的無縫集成進行版圖設(shè)計和驗證版圖　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布Cadence??Physical?Verification?System?(PVS)通過了GLOBALFOUNDRIES的認證，可用于65納米
  • 關(guān)鍵字： Cadence  FinFET  Virtuoso  Encounte  

Cadence采用全新可支持電學感知設(shè)計的Virtuoso版圖套件

  • 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 日前宣布推出用于實現(xiàn)電學感知設(shè)計的Virtuoso?版圖套件，它是一種開創(chuàng)性的定制設(shè)計方法，能提高設(shè)計團隊的設(shè)計生產(chǎn)力和定制IC的電路性能。
  • 關(guān)鍵字： Cadence  Virtuoso  EAD  

臺積電TSMC擴大與Cadence在Virtuoso定制設(shè)計平臺的合作

  • 為專注于解決先進節(jié)點設(shè)計的日益復雜性，全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 日前宣布，臺積電已與Cadence在Virtuoso定制和模擬設(shè)計平臺擴大合作以設(shè)計和驗證其尖端IP。
  • 關(guān)鍵字： Cadence  Virtuoso  臺積  PDKs  

Cadence的Virtuoso平臺的高級定制化設(shè)計介紹

  • 大型多領(lǐng)域模擬混合信號(AMS)系統(tǒng)在電子行業(yè)中越來越常見，此類設(shè)計必須同時滿足進度和準確度要求，從而給設(shè)計工程師帶來了極大的挑戰(zhàn)。本文介紹了一種結(jié)合自上而下和自下而上的方法來實現(xiàn) “中間相遇”，
  • 關(guān)鍵字： Virtuoso  Cadence  定制    

國民技術(shù)選擇Cadence作為先進工藝系統(tǒng)SOC設(shè)計的優(yōu)選供應商

  • 　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布，中國領(lǐng)先的無工廠IC設(shè)計企業(yè)國民技術(shù)股份有限公司在對Cadence® Virtuoso®、Encounter®、以及系統(tǒng)級封裝(SiP)技術(shù)進行了縝密的評估后，認為Cadence技術(shù)和方法學的強大組合，可幫助國民技術(shù)更好地實現(xiàn)在先進工藝條件下，復雜的系統(tǒng)級SOC的高品質(zhì)設(shè)計。寄予這樣的評估國民技術(shù)選擇Cadence公司作為公司設(shè)計的EDA優(yōu)選供應商，應用其EDA軟件開發(fā)安全、通信電子市場尖端的系統(tǒng)級芯片(SoC)。 國
  • 關(guān)鍵字： Cadence  IC設(shè)計  Virtuoso  Encounter  

華虹設(shè)計采用多種Cadence解決方案用于高級半導體設(shè)計

  • 　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司宣布中國領(lǐng)先的無工廠半導體公司上海華虹集成電路有限責任公司(以下簡稱華虹設(shè)計)已經(jīng)采用多種Cadence解決方案及服務，為中國快速發(fā)展的電子市場設(shè)計高級芯片。華虹設(shè)計之所以采用Cadence的技術(shù)，是看中其技術(shù)實力，包括可制造性設(shè)計(DFM)的低功耗與模擬/射頻產(chǎn)品，以及Cadence的技術(shù)支持服務的優(yōu)勢。 　　華虹設(shè)計目前已經(jīng)獲得Cadence多種產(chǎn)品與解決方案的使用權(quán)，包括Cadence Incisive 功能驗證、Encounter 數(shù)字IC設(shè)
  • 關(guān)鍵字： 華虹  Cadence  Virtuoso  

Cadence 端對端解決方案助華亞微實現(xiàn)一次性芯片成功

  • 　　【中國上海，2009年3月23日】- 全球設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)，今天宣布世界級數(shù)字電視與視頻處理解決方案系統(tǒng)級芯片IC供應商華亞微電子有限公司 ( 華亞微 )已經(jīng)實現(xiàn)一次性芯片成功，目前已經(jīng)將一個面向液晶電視市場的0.162微米系統(tǒng)級芯片設(shè)計投入量產(chǎn)，實現(xiàn)了超過10%的尺寸縮減程度。 　　華亞微在選擇了Cadence作為其首要的EDA供應商，并采用Cadence端到端企業(yè)解決方案后實現(xiàn)了此次成功，為高清電視、機頂盒和多媒體市場提供高性能芯片。該公
  • 關(guān)鍵字： Cadence  Encounter  Incisive  Virtuoso  

Cadence強化的高級節(jié)點設(shè)計解決方案對定制IC設(shè)計實現(xiàn)經(jīng)過實際生產(chǎn)驗證的改良

  • 　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達克: CDNS)，今天公布了一系列新的定制IC設(shè)計功能，幫助芯片制造商加快大型復雜設(shè)計的量產(chǎn)化，尤其是在65納米及以下的高級節(jié)點工藝。這些經(jīng)過實際生產(chǎn)證明對Virtuoso?技術(shù)的提升，進一步強化了Cadence用于降低風險和提升生產(chǎn)力的同時管理幾何尺寸與復雜性的全套解決方案。 　　對Virtuoso? 定制設(shè)計平臺的主要改進將會出現(xiàn)在最新版本中，提供更為緊密的可生產(chǎn)性整合、更好的寄生分析，更快的仿真工具，用于精確而高效地驗證
  • 關(guān)鍵字： Cadence  IC  定制數(shù)字  模擬/混合信號  系統(tǒng)級芯片設(shè)計  Virtuoso  

Cadence新技術(shù)加速模擬和混合信號驗證

  • 　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(納斯達克: CDNS)，今天宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高級“turbo”技術(shù)目前已經(jīng)推出，這是業(yè)界領(lǐng)先的模擬SPICE電路仿真器，獲得了全面的晶圓廠支持。這種turbo技術(shù)能夠在提升性能的同時，確保硅片的精確性，讓設(shè)計師能夠驗證他們復雜的大型模擬設(shè)計，例如PLL(phase-locked loops)、ADC(analog-to-di
  • 關(guān)鍵字： Cadence  turbo  Cadence?Virtuoso? Spectre? Circuit Simulator  

基于Virtuoso平臺的單片射頻收發(fā)系統(tǒng)電路設(shè)計

  • 本文基于對Cadance Virtuoso 平臺的研究，結(jié)合單片射頻收發(fā)芯片的設(shè)計實踐，討論了利用Virtuoso 完成的自頂向下、從系統(tǒng)到模塊、從前端到后端的整個設(shè)計流程，最終實現(xiàn)了一個完整的射頻芯片。
  • 關(guān)鍵字： 收發(fā)  系統(tǒng)  電路設(shè)計  射頻  單片  Virtuoso  平臺  基于  
共14條 1/1 1

virtuoso介紹

您好，目前還沒有人創(chuàng)建詞條virtuoso!
歡迎您創(chuàng)建該詞條，闡述對virtuoso的理解，并與今后在此搜索virtuoso的朋友們分享。    創(chuàng)建詞條

相關(guān)主題

熱門主題

Virtuoso    樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473