首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> aes加解密

基于FPGA的IDE硬盤數(shù)據(jù)AES加解密研究與實(shí)現(xiàn)

  • 提出了基于FPGA對IDE硬盤數(shù)據(jù)進(jìn)行AES加解密的方法。對算法進(jìn)行了改進(jìn)和優(yōu)化，以降低加解密過程對IDE硬盤數(shù)據(jù)傳輸速度的影響。
  • 關(guān)鍵字： AES加解密  IDE  FPGA  
共1條 1/1 1

aes加解密介紹

您好，目前還沒有人創(chuàng)建詞條aes加解密!
歡迎您創(chuàng)建該詞條，闡述對aes加解密的理解，并與今后在此搜索aes加解密的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473