fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

實(shí)際案例說(shuō)明用基于FPGA的原型來(lái)測(cè)試、驗(yàn)證和確認(rèn)IP——如何做到魚(yú)與熊掌兼得？

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用硅知識(shí)產(chǎn)權(quán)（IP）內(nèi)核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。全文從介紹使用IP核這種預(yù)先定制功能電路的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。同時(shí)還提供了實(shí)際案例來(lái)對(duì)這些話(huà)題進(jìn)行詳細(xì)分析。這八個(gè)主題包括：一款原型和最終ASIC實(shí)現(xiàn)之間的要求有何不同
關(guān)鍵字： FPGA FPGA的原型確認(rèn)IP ASIC SmartDV

FPGA能做什么？比單片機(jī)厲害嗎？

學(xué)習(xí)單片機(jī)的同學(xué)，一般都會(huì)接觸FPGA。有讀者大概問(wèn)了這樣的問(wèn)題：FPGA能做什么？比單片機(jī)厲害嗎？這么說(shuō)吧，F(xiàn)PGA在某方面也能實(shí)現(xiàn)單片機(jī)做的事，在某些領(lǐng)域，F(xiàn)PGA遠(yuǎn)比單片機(jī)強(qiáng)的多。當(dāng)然，F(xiàn)PGA和單片機(jī)各有各的特點(diǎn)，在應(yīng)用上也有一些區(qū)別。下面說(shuō)說(shuō)FPGA 常見(jiàn)的幾大應(yīng)用的領(lǐng)域：1.通信系統(tǒng)FPGA 在通信領(lǐng)域的應(yīng)用可以說(shuō)是無(wú)所不能，得益于 FPGA 內(nèi)部結(jié)構(gòu)的特點(diǎn)，它可以很容易地實(shí)現(xiàn)分布式的算法結(jié)構(gòu)，這一點(diǎn)對(duì)于實(shí)現(xiàn)無(wú)線(xiàn)通信中的高速數(shù)字信號(hào)處理十分有利。因?yàn)樵跓o(wú)線(xiàn)通信系統(tǒng)中，許多功能模塊通常都需要大量
關(guān)鍵字：嵌入式單片機(jī) FPGA

FPGA是什么 —— 它的工作原理及其用途

FPGA是什么？現(xiàn)場(chǎng)可編程門(mén)陣列（Field Programmable Gate Array，簡(jiǎn)稱(chēng) FPGA）是一種集成電路（IC），可以開(kāi)發(fā)定制邏輯，用于快速原型設(shè)計(jì)和最終系統(tǒng)設(shè)計(jì)。FPGA與其他定制或半定制的集成電路不同，其自身的靈活性使其可以通過(guò)下載軟件進(jìn)行編程和重新編程，適應(yīng)所設(shè)計(jì)的大型系統(tǒng)不斷變化的需求。FPGA非常適合當(dāng)今各類(lèi)快速發(fā)展的應(yīng)用，如網(wǎng)絡(luò)邊緣計(jì)算、人工智能（AI）、系統(tǒng)安全、5G、工廠(chǎng)自動(dòng)化和機(jī)器人技術(shù)。為什么使用FPGA而不是其他類(lèi)型的集成電路？FPGA的主要優(yōu)勢(shì)在于其可編程架構(gòu)，
關(guān)鍵字： FPGA

網(wǎng)絡(luò)安全宣傳月：與萊迪思一起應(yīng)對(duì)不斷變化的網(wǎng)絡(luò)安全環(huán)境

隨著全球互連程度加以及對(duì)數(shù)字技術(shù)依賴(lài)性的增加，網(wǎng)絡(luò)犯罪也日益猖獗。事實(shí)上，據(jù)《福布斯》報(bào)道，2023年的數(shù)據(jù)泄露事件比2021年增加了72%，而2021年就已經(jīng)創(chuàng)下紀(jì)錄。隨著網(wǎng)絡(luò)威脅變得越來(lái)越復(fù)雜和頻繁，企業(yè)必須采取積極主動(dòng)的方法來(lái)保護(hù)其系統(tǒng)、數(shù)據(jù)和運(yùn)營(yíng)。其中一種方法包括實(shí)施網(wǎng)絡(luò)彈性：抵御攻擊、響應(yīng)威脅和從攻擊中恢復(fù)的能力，從而實(shí)現(xiàn)持續(xù)的保護(hù)和最小程度的中斷。每年十月是CISA.gov（網(wǎng)絡(luò)安全和基礎(chǔ)設(shè)施安全局）推出的網(wǎng)絡(luò)安全宣傳月，旨在促進(jìn)網(wǎng)絡(luò)彈性文化的發(fā)展。在萊迪思，我們常年致力于幫助我們的客戶(hù)和合作
關(guān)鍵字：網(wǎng)絡(luò)安全萊迪思 FPGA

英特爾傳將出售Altera少數(shù)股權(quán)換現(xiàn)金

英特爾（Intel）傳向多家私募股權(quán)與投資人詢(xún)問(wèn)，有意出售Altera部分股權(quán)，以尋求從中換得數(shù)十億美元的現(xiàn)金，而Altera為英特爾在2015年以167億美元收購(gòu)的子公司，曾被看作是英特爾重要的核心業(yè)務(wù)之一。英特爾不斷尋求做出重大改變，如今將想法動(dòng)到2015年以167億美元收購(gòu)的邏輯芯片設(shè)計(jì)廠(chǎng)Altera，傳將出售Altera部分股權(quán)換現(xiàn)金，并期望Altera估值能達(dá)170億美元來(lái)交易。Altera年初開(kāi)始獨(dú)立運(yùn)營(yíng)，預(yù)計(jì)2025年1月1日前完成分離，而英特爾執(zhí)行長(zhǎng)基辛格（Pat Gelsinger）上個(gè)
關(guān)鍵字：英特爾 Altera FPGA

在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬(wàn)兆以太網(wǎng)推流

4K視頻為何越來(lái)越糊？SGMII與HEVC如何重拾高碼流體驗(yàn)
關(guān)鍵字： MPSOC FPGA 7A100T 雙芯核心板雙芯開(kāi)發(fā)板 ZU4EV

將ASIC IP核移植到FPGA上——如何測(cè)試IP核的功能和考慮純電路以外的其他因素

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP 核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第五到第六主題，介紹了我們?nèi)绾未_保在FPGA上實(shí)現(xiàn)所需的性能和在時(shí)鐘方面必須加以考量的因素有哪些。本篇
關(guān)鍵字： 202409 ASIC IP核 FPGA SmartDV

從邊緣到云，Altera以可擴(kuò)展產(chǎn)品組合加快FPGA創(chuàng)新

近期，英特爾子公司Altera推出了一系列FPGA軟、硬件和開(kāi)發(fā)工具，使其可編程解決方案更易應(yīng)用于廣泛的用例和市場(chǎng)。Altera在年度開(kāi)發(fā)者大會(huì)上公布了下一代能效與成本優(yōu)化的Agilex? 3 FPGA情況，并宣布針對(duì)Agilex 5 FPGA提供新的開(kāi)發(fā)套件和軟件支持。?“通過(guò)與生態(tài)系統(tǒng)和分銷(xiāo)合作伙伴保持緊密的合作，Altera將持續(xù)提供基于FPGA的解決方案，為創(chuàng)新者提供易于設(shè)計(jì)和部署的前沿可編程技術(shù)。通過(guò)此次新品發(fā)布，我們將繼續(xù)利用可編程技術(shù)塑造未來(lái)，幫助客戶(hù)在數(shù)據(jù)中心、通信基礎(chǔ)設(shè)施、汽車(chē)
關(guān)鍵字： Altera FPGA

NMPSM3軟處理器

NMPSM3概述在UCSC擴(kuò)展學(xué)院上了第一門(mén)FPGA課后，我對(duì)這些設(shè)備為普通人提供的功能感到驚訝，我決定更深入地研究它們。我最終意識(shí)到我有足夠的邏輯設(shè)計(jì)知識(shí)，可以構(gòu)建自己的簡(jiǎn)單處理器。在了解了KCPSM（nanoblaze）之后，我開(kāi)始構(gòu)建自己的處理器，并將其稱(chēng)為NMPSM（Nick Mikstas可編程狀態(tài)機(jī)）。我花了三遍迭代才能制作出功能全面的處理器，因此命名為NMPSM3。即使NMPSM3受到nanoblaze IO方案的啟發(fā)，其內(nèi)部結(jié)構(gòu)也完全不同。NMPSM3是具有四個(gè)獨(dú)立中斷和一個(gè)復(fù)位的16位處
關(guān)鍵字： NMPSM3 FPGA Verilog

用FPGA實(shí)現(xiàn)各種數(shù)字濾波器

FPGA濾波器實(shí)施概述本篇部分內(nèi)容來(lái)自網(wǎng)站FPGA濾波器實(shí)現(xiàn)的一些項(xiàng)目，源于一位在校學(xué)生的學(xué)習(xí)和設(shè)計(jì)- 了解并在FPGA上實(shí)現(xiàn)幾種類(lèi)型的數(shù)字濾波器器，設(shè)計(jì)的所有濾波器均為15階濾波器，并使用16位定點(diǎn)數(shù)學(xué)運(yùn)算，該學(xué)生有一篇PPT可供參考：FPGA濾波器實(shí)現(xiàn)研究項(xiàng)目期間創(chuàng)建的Verilog源文件如下。FIR濾波器FIR濾波器是四個(gè)濾波器中最簡(jiǎn)單、最快的，它利用了預(yù)加器的對(duì)稱(chēng)性，而且使用加法器樹(shù)來(lái)最小化組合路徑延遲。FIR_Filter.v`define FILT_LENGTH 16&nb
關(guān)鍵字： FPGA 濾波器 Verilog

AMD面向ADAS和數(shù)字座艙推出尺寸小成本優(yōu)化的車(chē)規(guī)級(jí)FPGA

在汽車(chē)傳感器和數(shù)字座艙中，尺寸更小的芯片器件正越來(lái)越盛行。根據(jù)咨詢(xún)機(jī)構(gòu) Yole Intelligence 的數(shù)據(jù)，高級(jí)駕駛輔助系統(tǒng)（ ADAS ）攝像頭市場(chǎng)規(guī)模在 2023 年估計(jì)為 20 億美元，預(yù)計(jì)到 2029 年將達(dá)到 27 億美元。為了滿(mǎn)足這些市場(chǎng)需求，AMD 推出了 AMD 汽車(chē)車(chē)規(guī)級(jí)（ XA ）系列的最新成員：Artix? UltraScale+? XA AU7P。這款成本優(yōu)化的 FPGA 符合車(chē)規(guī)標(biāo)準(zhǔn)，并針對(duì) ADAS 傳感器應(yīng)用和車(chē)載信息娛樂(lè)系統(tǒng)（ IVI ）進(jìn)行了優(yōu)化。新款 Art
關(guān)鍵字： AMD ADAS 數(shù)字座艙車(chē)規(guī)級(jí) FPGA Artix

FPGA讓嵌入式設(shè)備安全成為現(xiàn)實(shí)

談及嵌入式設(shè)備，安全性一直是人們關(guān)注的一大話(huà)題。然而目前為止，人們的注意力都放在了錯(cuò)誤的方向上。不安全的網(wǎng)絡(luò)邊緣計(jì)算和物聯(lián)網(wǎng)設(shè)備已經(jīng)證明，最薄弱（且經(jīng)常被忽視）的環(huán)節(jié)往往導(dǎo)致重大的安全漏洞。慶幸的是，設(shè)計(jì)師現(xiàn)在可以采用一些重要的新方案確保將硬件可信根、集成加密、固件彈性等關(guān)鍵功能融入到各種互連設(shè)備的設(shè)計(jì)中。秘訣是什么？FPGA。具體而言，全新低功耗FPGA解決方案，如萊迪思MachXO5D-NX?系列芯片，搭配萊迪思Propel?和萊迪思Sentry?軟件解決方案，可以幫助設(shè)備和系統(tǒng)設(shè)計(jì)人員以經(jīng)濟(jì)高效、低
關(guān)鍵字： FPGA 嵌入式設(shè)備安全萊迪思

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿(mǎn)挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專(zhuān)為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

嵌入式FPGA（eFPGA）為SoC帶來(lái)了新的靈活性

引言隨著嵌入式系統(tǒng)的不斷發(fā)展，設(shè)計(jì)師面臨著越來(lái)越多的挑戰(zhàn)。功能性和連接性增加了集成的復(fù)雜性，尤其是在設(shè)計(jì)系統(tǒng)級(jí)芯片（SoC）時(shí)，通常很難提供最佳的邏輯架構(gòu)來(lái)管理系統(tǒng)。本文將探討嵌入式FPGA（eFPGA）的結(jié)構(gòu)，并探討如何在保持最大靈活性的同時(shí)，實(shí)現(xiàn)硅資源的最佳優(yōu)化。高級(jí)SoC設(shè)計(jì)取代板級(jí)系統(tǒng)我們正進(jìn)入一個(gè)將許多傳統(tǒng)PCB上的IC合并到單一單片IC或芯片組作為SoC的時(shí)代。如果IC設(shè)計(jì)團(tuán)隊(duì)未能加入正確的功能，或者在設(shè)計(jì)部分發(fā)現(xiàn)了漏洞，他們可能會(huì)錯(cuò)失市場(chǎng)機(jī)會(huì)或時(shí)間節(jié)點(diǎn)。傳統(tǒng)上，F(xiàn)PGA常用于原型設(shè)計(jì)、在PC
關(guān)鍵字： FPGA

萊迪思Avant-X：捍衛(wèi)數(shù)字前沿

現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）在當(dāng)今的眾多技術(shù)中發(fā)揮著重要作用。從航空航天和國(guó)防到消費(fèi)電子產(chǎn)品，再到關(guān)鍵基礎(chǔ)設(shè)施和汽車(chē)行業(yè)，F(xiàn)PGA在我們生活中不斷普及。與此同時(shí)對(duì)FPGA器件的威脅也在不斷增長(zhǎng)。想要開(kāi)發(fā)在FPGA上運(yùn)行（固件）的IP需要花費(fèi)大量資源，受這些FPGA保護(hù)的技術(shù)也是如此。這使得FPGA成為IP盜竊或破壞的潛在目標(biāo)。防止IP盜竊、客戶(hù)數(shù)據(jù)泄露和系統(tǒng)整體完整性所需的安全功能已經(jīng)不可或缺。它們是許多FPGA應(yīng)用的基礎(chǔ)，在某些地區(qū)有相應(yīng)法律要求（例如，歐盟的GDPR、美國(guó)的HIPAA、英國(guó)的2018年
關(guān)鍵字：萊迪思 Avant-X FPGA