fpga：quartusⅡ 文章進(jìn)入fpga：quartusⅡ技術(shù)社區(qū)

嵌入式FPGA IP正在發(fā)現(xiàn)更廣闊的用武之地

郭道正 Achronix Semiconductor中國區(qū)總經(jīng)理
關(guān)鍵字： FPGA IP Achronix

Altera MAX10: 交通燈控制

簡易交通燈：本節(jié)將向您介紹Verilog語法之中的精髓內(nèi)容——狀態(tài)機(jī)，并且將利用狀態(tài)機(jī)實(shí)現(xiàn)十字路口的交通燈。====硬件說明與實(shí)現(xiàn)項(xiàng)目框圖====上圖為十字路口交通示意圖分之路與主路，要求如下：交通燈主路上綠燈持續(xù)15s的時(shí)間，黃燈3s的時(shí)間，紅燈10s的時(shí)間；交通燈支路上綠燈持續(xù)7s的時(shí)間，黃燈持續(xù)3秒的時(shí)間，紅燈18秒的時(shí)間；根據(jù)上述要求，狀態(tài)機(jī)設(shè)計(jì)框架分析如下：S1:主路綠燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)15s的時(shí)間；S2:主路黃燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)3s的時(shí)間；S3:主路紅燈點(diǎn)亮，支路綠燈點(diǎn)亮，持
關(guān)鍵字：交通燈狀態(tài)機(jī) FPGA Lattice Diamond 小腳丫

Lattice MXO2: 交通燈控制

簡易交通燈：本節(jié)將向您介紹Verilog語法之中的精髓內(nèi)容——狀態(tài)機(jī)，并且將利用狀態(tài)機(jī)實(shí)現(xiàn)十字路口的交通燈。硬件說明與實(shí)現(xiàn)項(xiàng)目框圖上圖為十字路口交通示意圖分之路與主路，要求如下： * 交通燈主路上綠燈持續(xù)15s的時(shí)間，黃燈3s的時(shí)間，紅燈10s的時(shí)間； * 交通燈支路上綠燈持續(xù)7s的時(shí)間，黃燈持續(xù)3秒的時(shí)間，紅燈18秒的時(shí)間；根據(jù)上述要求，狀態(tài)機(jī)設(shè)計(jì)框架分析如下： * S1:主路綠燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)15s的時(shí)間； * S2:主路黃燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)3s的時(shí)間； * S3:主路紅燈點(diǎn)亮，支
關(guān)鍵字：交通燈狀態(tài)機(jī) FPGA Lattice Diamond 小腳丫

Lattice MXO2: LED呼吸燈

呼吸燈：本節(jié)，我們將通過脈寬調(diào)制技術(shù)來實(shí)現(xiàn)“呼吸燈”，實(shí)現(xiàn)LED的亮度由最暗逐漸增加到最亮，再逐漸變暗的過程。脈沖寬度調(diào)制(PWM:Pulse Width Modulation)，簡稱脈寬調(diào)制。它是利用微控制器的數(shù)字輸出調(diào)制實(shí)現(xiàn)，是對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用于測量、通信、功率控制與變換等眾多領(lǐng)域。硬件說明呼吸燈的設(shè)計(jì)較為簡單，我們使用12MHz的系統(tǒng)時(shí)鐘作為高頻信號做分頻處理，調(diào)整占空比實(shí)現(xiàn)PWM，通過LED燈LD1指示輸出狀態(tài)。實(shí)現(xiàn)原理如上圖所示，脈沖信號的周期為T，高電平脈沖寬
關(guān)鍵字：呼吸燈 FPGA Lattice Diamond 小腳丫

小而美FPGA為邊緣AI賦能

1? ?小型和中端FPGA服務(wù)嵌入式AI領(lǐng)域?萊迪思經(jīng)過40多年的發(fā)展，目前擁有公司歷史上最強(qiáng)大的產(chǎn)品組合，其針對AI優(yōu)化、低功耗FPGA解決方案主要面向小型和中端FPGA市場。萊迪思旨在滿足客戶對各種網(wǎng)絡(luò)邊緣應(yīng)用日益增長的智能需求，提供超強(qiáng)適應(yīng)性的解決方案，幫助客戶跟進(jìn)不斷發(fā)展的AI算法。萊迪思提供包括嵌入式AI在內(nèi)的領(lǐng)先的解決方案，服務(wù)于工業(yè)、汽車、通信、計(jì)算和消費(fèi)類應(yīng)用。萊迪思sensAI?解決方案集合幫助客戶實(shí)現(xiàn)最新的工廠自動(dòng)化和工業(yè)機(jī)器視覺應(yīng)用，其低功耗FPGA提供
關(guān)鍵字： 202311 FPGA 萊迪思

創(chuàng)新加速,英特爾以全矩陣FPGA助產(chǎn)業(yè)智能化發(fā)展

近日，以“創(chuàng)新加速，塑造FPGA芯未來”為主題的2023年英特爾? FPGA中國技術(shù)日在北京成功舉行。期間，英特爾不僅披露了包括Agilex? 3系列、Agilex? 5系列在內(nèi)的多款FPGA產(chǎn)品細(xì)節(jié)及其早期驗(yàn)證計(jì)劃，同時(shí)亦分享了與產(chǎn)業(yè)伙伴在數(shù)據(jù)中心、AI、網(wǎng)絡(luò)、嵌入式等關(guān)鍵領(lǐng)域的諸多應(yīng)用，旨在以逐步擴(kuò)大的產(chǎn)品組合進(jìn)一步滿足廣泛細(xì)分市場需求的同時(shí)，深度展示英特爾在加速可編程創(chuàng)新、推動(dòng)中國行業(yè)數(shù)智化進(jìn)程上的重要作用。英特爾可編程方案事業(yè)部中國總經(jīng)理葉唯琛表示，“在新場景、新應(yīng)用海量增長的驅(qū)動(dòng)下，中國本地市場
關(guān)鍵字：英特爾 FPGA

Altera MAX10: 計(jì)時(shí)控制

計(jì)時(shí)控制在之前的實(shí)驗(yàn)中我們掌握了如何進(jìn)行時(shí)鐘分頻、如何進(jìn)行數(shù)碼管顯示與按鍵消抖的處理，那么在本節(jié)實(shí)驗(yàn)之中，我們將會實(shí)現(xiàn)一個(gè)籃球賽場上常見的24秒計(jì)時(shí)器。====硬件說明====在之前的實(shí)驗(yàn)中我們?yōu)樽x者詳細(xì)介紹過小腳丫MXO2板卡上的按鍵、數(shù)碼管、LED等硬件外設(shè)，在此不再贅述。本節(jié)將實(shí)現(xiàn)由數(shù)碼管作為顯示模塊，按鍵作為控制信號的輸入(包含復(fù)位信號和暫停信號)，Altera MAX10作為控制核心的籃球讀秒系統(tǒng)，實(shí)現(xiàn)框圖如下：====Verilog代碼====// *****************
關(guān)鍵字：計(jì)時(shí)器 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 計(jì)時(shí)控制

Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E8%AE%A1%E6%97%B6%E5%99%A8%E6%A1%86%E5%9B%BE.png?w=800&tok=0acdce): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controll
關(guān)鍵字：計(jì)時(shí)器 FPGA Lattice Diamond 小腳丫

Altera MAX10: 按鍵消抖

按鍵消抖在之前的實(shí)驗(yàn)中我們學(xué)習(xí)了如何用按鍵作為FPGA的輸入控制，在本實(shí)驗(yàn)中將學(xué)習(xí)如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。====硬件說明====按鍵是一種常用的電子開關(guān)，電子設(shè)計(jì)中不可缺少的輸入設(shè)備。當(dāng)按下時(shí)使開關(guān)導(dǎo)通，松開時(shí)則開關(guān)斷開，內(nèi)部結(jié)構(gòu)是靠金屬彈片來實(shí)現(xiàn)通斷。按鍵抖動(dòng)的原理抖動(dòng)的產(chǎn)生：通常的按鍵所用的開關(guān)為機(jī)械彈性開關(guān)，當(dāng)機(jī)械觸點(diǎn)斷開、閉合時(shí)，由于機(jī)械觸點(diǎn)的彈性作用，一個(gè)按鍵開關(guān)在閉合時(shí)不會馬上穩(wěn)定地接通，在斷開時(shí)也不會一下子斷開。因而在閉合及斷開的瞬間均伴隨有一連串的抖動(dòng)，為了不產(chǎn)生這種現(xiàn)
關(guān)鍵字：消抖 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 按鍵消抖

按鍵消抖在之前的實(shí)驗(yàn)中我們學(xué)習(xí)了如何用按鍵作為FPGA的輸入控制，在本實(shí)驗(yàn)中將學(xué)習(xí)如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。硬件說明按鍵是一種常用的電子開關(guān)，電子設(shè)計(jì)中不可缺少的輸入設(shè)備。當(dāng)按下時(shí)使開關(guān)導(dǎo)通，松開時(shí)則開關(guān)斷開，內(nèi)部結(jié)構(gòu)是靠金屬彈片來實(shí)現(xiàn)通斷。按鍵抖動(dòng)的原理抖動(dòng)的產(chǎn)生：通常的按鍵所用的開關(guān)為機(jī)械彈性開關(guān)，當(dāng)機(jī)械觸點(diǎn)斷開、閉合時(shí)，由于機(jī)械觸點(diǎn)的彈性作用，一個(gè)按鍵開關(guān)在閉合時(shí)不會馬上穩(wěn)定地接通，在斷開時(shí)也不會一下子斷開。因而在閉合及斷開的瞬間均伴隨有一連串的抖動(dòng)，為了不產(chǎn)生這種現(xiàn)象而作的措施就是
關(guān)鍵字：消抖 FPGA Lattice Diamond 小腳丫

Altera MAX10: LED流水燈

在時(shí)鐘分頻實(shí)驗(yàn)中我們練習(xí)了如何處理時(shí)鐘，接下來我們要學(xué)習(xí)如何利用時(shí)鐘來完成時(shí)序邏輯。====硬件說明====流水燈實(shí)現(xiàn)是很常見的一個(gè)實(shí)驗(yàn)，雖然邏輯比較簡單，但是里面也包含了實(shí)現(xiàn)時(shí)序邏輯的基本思想。要用FPGA實(shí)現(xiàn)流水燈有很多種方法，在這里我們會用兩種不同的方法實(shí)現(xiàn)。1，模塊化設(shè)計(jì)：在之前的實(shí)驗(yàn)中我們做了3-8譯碼器和時(shí)鐘分頻，如果把這兩個(gè)結(jié)合起來，我們就能搭建一個(gè)自動(dòng)操作的流水LED顯示?？驁D如下：2，循環(huán)賦值：這是一種很簡潔的實(shí)現(xiàn)流水燈效果邏輯，就是定義一個(gè)8位的變量，在每個(gè)時(shí)鐘上升沿將最低位賦值給最高
關(guān)鍵字：流水燈 FPGA Lattice Diamond 小腳丫

Lattice MXO2: LED流水燈

在時(shí)鐘分頻實(shí)驗(yàn)中我們練習(xí)了如何處理時(shí)鐘，接下來我們要學(xué)習(xí)如何利用時(shí)鐘來完成時(shí)序邏輯。硬件說明流水燈實(shí)現(xiàn)是很常見的一個(gè)實(shí)驗(yàn)，雖然邏輯比較簡單，但是里面也包含了實(shí)現(xiàn)時(shí)序邏輯的基本思想。要用FPGA實(shí)現(xiàn)流水燈有很多種方法，在這里我們會用兩種不同的方法實(shí)現(xiàn)。1，模塊化設(shè)計(jì)：在之前的實(shí)驗(yàn)中我們做了3-8譯碼器和時(shí)鐘分頻，如果把這兩個(gè)結(jié)合起來，我們就能搭建一個(gè)自動(dòng)操作的流水LED顯示。框圖如下：2，循環(huán)賦值：這是一種很簡潔的實(shí)現(xiàn)流水燈效果邏輯，就是定義一個(gè)8位的變量，在每個(gè)時(shí)鐘上升沿將最低位賦值給最高位，其他位右移一
關(guān)鍵字：流水燈 FPGA Lattice Diamond 小腳丫

利用搭載全域硬2D NoC的FPGA器件去完美實(shí)現(xiàn)智能化所需的高帶寬低延遲計(jì)算

隨著大模型、高性能計(jì)算、量化交易和自動(dòng)駕駛等大數(shù)據(jù)量和低延遲計(jì)算場景不斷涌現(xiàn)，加速數(shù)據(jù)處理的需求日益增長，對計(jì)算器件和硬件平臺提出的要求也越來越高。發(fā)揮核心器件內(nèi)部每一個(gè)計(jì)算單元的作用，以更大帶寬連接內(nèi)外部存儲和周邊計(jì)算以及網(wǎng)絡(luò)資源，已經(jīng)成為智能化技術(shù)的一個(gè)重要趨勢。這使得片上網(wǎng)絡(luò)（Network-on-Chip）這項(xiàng)已被提及多年，但工程上卻不容易實(shí)現(xiàn)的技術(shù)再次受到關(guān)注。作為一種被廣泛使用的硬件處理加速器，F(xiàn)PGA可以加速聯(lián)網(wǎng)、運(yùn)算和存儲，其優(yōu)點(diǎn)包括計(jì)算速度與ASIC相仿，也具備了高度的靈活性，能夠?yàn)閿?shù)據(jù)
關(guān)鍵字： 2D NoC FPGA

Altera MAX10: 時(shí)鐘分頻

時(shí)鐘分頻在之前的實(shí)驗(yàn)中我們已經(jīng)熟悉了小腳丫的各種外設(shè)，掌握了verilog的組合邏輯設(shè)計(jì)，接下來我們將學(xué)習(xí)時(shí)序邏輯的設(shè)計(jì)。====硬件說明====時(shí)鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現(xiàn)各種時(shí)鐘的分頻和倍頻設(shè)計(jì)，但是通過語言設(shè)計(jì)進(jìn)行時(shí)鐘分頻是最基本的訓(xùn)練，在對時(shí)鐘要求不高的設(shè)計(jì)時(shí)也能節(jié)省鎖相環(huán)資源。在本實(shí)驗(yàn)中我們將實(shí)現(xiàn)任意整數(shù)的分頻器，分頻的時(shí)鐘保持50%占空比。1，偶數(shù)分頻：偶數(shù)倍分頻相對簡單，比較容易理解。通
關(guān)鍵字：時(shí)序邏輯時(shí)鐘分頻 FPGA Lattice Diamond 小腳丫

Lattice MXO2: 時(shí)鐘分頻

時(shí)鐘分頻在之前的實(shí)驗(yàn)中我們已經(jīng)熟悉了小腳丫的各種外設(shè)，掌握了verilog的組合邏輯設(shè)計(jì)，接下來我們將學(xué)習(xí)時(shí)序邏輯的設(shè)計(jì)。硬件說明時(shí)鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計(jì)中使用頻率非常高的基本設(shè)計(jì)之一。一般在FPGA中都有集成的鎖相環(huán)可以實(shí)現(xiàn)各種時(shí)鐘的分頻和倍頻設(shè)計(jì)，但是通過語言設(shè)計(jì)進(jìn)行時(shí)鐘分頻是最基本的訓(xùn)練，在對時(shí)鐘要求不高的設(shè)計(jì)時(shí)也能節(jié)省鎖相環(huán)資源。在本實(shí)驗(yàn)中我們將實(shí)現(xiàn)任意整數(shù)的分頻器，分頻的時(shí)鐘保持50%占空比。1，偶數(shù)分頻：偶數(shù)倍分頻相對簡單，比較容易理解。通過計(jì)數(shù)器計(jì)數(shù)是完
關(guān)鍵字：時(shí)序邏輯時(shí)鐘分頻 FPGA Lattice Diamond 小腳丫