首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> wallace

基于FPGA的WALLACE TREE乘法器設計

  • 摘要：為了使基于FPGA設計的信號處理系統(tǒng)具有更高運行速度和具有更優(yōu)化的電路版圖布局布線，提出了一種適用于FPGA結構的改進型WALLACE TREE架構乘法器。首先討論了基于標準單元3：2壓縮器的改進型6：4壓縮器，根據(jù)FP
  • 關鍵字： WALLACE  FPGA  TREE  乘法器設計    

一種改進的Wallace樹型乘法器的設計

  • 對Booth算法產(chǎn)生的部分積重新合理分組，采用CSA和4-2壓縮器的混合電路結構，對傳統(tǒng)的Wallace樹型乘法器進行改進，提出一種高速的樹型乘法器。
  • 關鍵字： Wallace  乘法器    

帶有飽和處理功能的并行乘加單元設計

共3條 1/1 1

wallace介紹

您好，目前還沒有人創(chuàng)建詞條wallace!
歡迎您創(chuàng)建該詞條，闡述對wallace的理解，并與今后在此搜索wallace的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473