首頁(yè)  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會(huì)展  EETV  百科   問答  電路圖  工程師手冊(cè)   Datasheet  100例   活動(dòng)中心  E周刊閱讀   樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> asic ip核

ASIC設(shè)計(jì)中不可忽視的幾大問題

  •   ASIC的復(fù)雜性不斷提高,同時(shí)工藝在不斷地改進(jìn),如何在較短的時(shí)間內(nèi)開發(fā)一個(gè)穩(wěn)定的可重用的ASIC芯片的設(shè)計(jì),并且一次性流片成功,這需要一個(gè)成熟的ASIC的設(shè)計(jì)方法和開發(fā)流程?! ”疚慕Y(jié)合NCverilog,DesignCompile,Astro等ASIC設(shè)計(jì)所用到的EDA軟件,從工藝獨(dú)立性、系統(tǒng)的穩(wěn)定性、復(fù)雜性的角度對(duì)比各種ASIC的設(shè)計(jì)方法,介紹了在編碼設(shè)計(jì)、綜合設(shè)計(jì)、靜態(tài)時(shí)序分析和時(shí)序仿真等階段經(jīng)常忽視的問題以及避免的辦法,從而使得整個(gè)設(shè)計(jì)具有可控性?! ?nbsp;    
  • 關(guān)鍵字: ASIC  

便攜式數(shù)據(jù)采集系統(tǒng)中ADC的選用指南

  • 真實(shí)世界的應(yīng)用需要真實(shí)世界的物理連接,一般來(lái)說(shuō),這意味著模擬信號(hào)要在系統(tǒng)內(nèi)的某處被數(shù)字化處理,以便于微處理器、ASIC或FPGA采集數(shù)據(jù)并做出決策。基本選用標(biāo)準(zhǔn)當(dāng)選擇一款模擬數(shù)字轉(zhuǎn)換器(ADC)時(shí),大多數(shù)設(shè)計(jì)師似
  • 關(guān)鍵字: 模數(shù)轉(zhuǎn)換器    SPI    ASIC    ADC  

基于CPLD的內(nèi)燃機(jī)車邏輯控制模塊的設(shè)計(jì)

  • 作者:王 曦 王立德 劉 彪 丁國(guó)君
    0 引言內(nèi)燃機(jī)車在實(shí)際應(yīng)用中仍占有很大的比重,比如在貨運(yùn)及調(diào)車運(yùn)轉(zhuǎn)方面發(fā)揮著重要的作用,且隨著科學(xué)技術(shù)的發(fā)展,對(duì)機(jī)車的可靠性,安全性及高效性提出了更高的要求。因此,基于
  • 關(guān)鍵字: 無(wú)觸點(diǎn)化  SOC  邏輯控制  IP核  CAN  

常見問題解答:賽靈思采用首個(gè)ASIC級(jí)UltraScale可編程架構(gòu)

  • 1. 賽靈思將在2013年7月10日宣布推出什么產(chǎn)品? 賽靈思宣布20nm兩項(xiàng)新的行業(yè)第一,延續(xù)28nm工藝節(jié)點(diǎn)上一系列業(yè)界創(chuàng)新優(yōu)勢(shì): middot; 賽靈思宣布開始投片半導(dǎo)體行業(yè)首款20nm器件以及投片PLD行業(yè)首款20nm All
  • 關(guān)鍵字: UltraScale  ASIC  賽靈思  可編程    

基于Altera浮點(diǎn)IP核實(shí)現(xiàn)浮點(diǎn)矩陣相乘運(yùn)算的改進(jìn)設(shè)計(jì)

  • 嵌入式計(jì)算作為新一代計(jì)算系統(tǒng)的高效運(yùn)行方式,應(yīng)用于多個(gè)高性能領(lǐng)域,如陣列信號(hào)處理、核武器模擬、計(jì)算流體動(dòng)力學(xué)等。在這些科學(xué)計(jì)算中,需要大量的浮點(diǎn)矩陣運(yùn)算。而目前已實(shí)現(xiàn)的浮點(diǎn)矩陣運(yùn)算是直接使用VHDL語(yǔ)言編
  • 關(guān)鍵字: Altera  浮點(diǎn)  IP核  點(diǎn)矩陣    

ALTECC_DECODER IP核的IEEE 1500 Wrapper設(shè)計(jì)

  • 摘要 IP核的廣泛應(yīng)用提高了電路集成的效率。由于眾多功能各異的IP核集成在電路中,完善的測(cè)試機(jī)制是確保其正常工作的前提。因此,如何對(duì)IP核進(jìn)行測(cè)試成為復(fù)用IP核技術(shù)必須解決的問題。IEEE Std 1500提供了IP核的測(cè)試
  • 關(guān)鍵字: IP核  IEEE 1500 Wrapper  Hamming碼  

在系統(tǒng)設(shè)計(jì)中的如何選擇半導(dǎo)體器件:ASIC,還是FPGA?

  • 作為一個(gè)系統(tǒng)設(shè)計(jì)工程師,經(jīng)常會(huì)遇到這個(gè)問題:是選用ASIC還是FPGA?讓我們來(lái)看一看這兩者有什么不同。所謂ASIC,是專用集成電路(Application Specific Integrated Circuit)的簡(jiǎn)稱,電子產(chǎn)品中,應(yīng)用非常廣泛。ASIC的
  • 關(guān)鍵字: FPGA  ASIC  系統(tǒng)設(shè)計(jì)  成本因素  

ASIC、ASSP、SoC和FPGA到底有何區(qū)別?

  • 我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題,諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個(gè)難題,至少技術(shù)和術(shù)語(yǔ)隨
  • 關(guān)鍵字: ASIC    ASSP    SoC    FPGA  

智原發(fā)表PowerSlash(TM)硅智財(cái)于聯(lián)電55奈米超低功耗製程支援物聯(lián)網(wǎng)應(yīng)用開發(fā)

  •   聯(lián)華電子今(12日)與ASIC設(shè)計(jì)服務(wù)暨IP研發(fā)銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)共同發(fā)表智原科技于聯(lián)電55奈米超低功耗製程(55ULP)的PowerSlash™基礎(chǔ)IP方案。智原PowerSlash™與聯(lián)電製程技術(shù)相互結(jié)合設(shè)計(jì),為超低功耗的無(wú)線應(yīng)用需求技術(shù)進(jìn)行優(yōu)化,滿足無(wú)線物聯(lián)網(wǎng)產(chǎn)品的電池長(zhǎng)期壽命需求。   智原科技行銷暨投資副總于德旬表示:「物聯(lián)網(wǎng)應(yīng)用建構(gòu)過程中,效能往往受制于低功耗技術(shù)。而今透過聯(lián)電55奈
  • 關(guān)鍵字: 聯(lián)華電子  ASIC  

基于FPGA IP核的FFT實(shí)現(xiàn)與改進(jìn)

  • 摘要 利用FPGA IP核設(shè)計(jì)了一種快速、高效的傅里葉變換系統(tǒng)。針對(duì)非整數(shù)倍信號(hào)周期截?cái)嗨鶎?dǎo)致的頻譜泄露問題,提出了一種通過時(shí)輸入信號(hào)加窗處理來(lái)抑制頻譜泄露的方法。利用Modelsim和Matlab對(duì)設(shè)計(jì)方案進(jìn)行了仿真,同
  • 關(guān)鍵字: FFT  FPGA  IP核  加窗處理  

基于Avalon總線SHT11溫濕度傳感器自定義IP核的開發(fā)

  • SOPC(System On a Programmable Chip,可編程芯片系統(tǒng))就是在一個(gè)可編程芯片上實(shí)現(xiàn)一個(gè)電子系統(tǒng)的技術(shù)。SOPC是可編程邏輯器件技術(shù)和SoC(System on Chip)技術(shù)發(fā)展與
  • 關(guān)鍵字: Avalon總線  SHT11  溫濕度傳感器  IP核   

基于EDA技術(shù)的電子設(shè)計(jì)要點(diǎn)

  • 數(shù)字化是電子設(shè)計(jì)發(fā)展的必然趨勢(shì),EDA 技術(shù)綜合了計(jì)算機(jī)技術(shù)、集成電路等在不斷向前發(fā)展,給電子設(shè)計(jì)領(lǐng)域帶來(lái)了一種全新的理念。本文筆者首先簡(jiǎn)
  • 關(guān)鍵字: EDA  ASIC  

一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn)

  • 一種CORDIC協(xié)處理器核的設(shè)計(jì)與實(shí)現(xiàn), 隨著航天技術(shù)的發(fā)展,航天任務(wù)對(duì)于導(dǎo)航計(jì)算機(jī)的性能要求越來(lái)越高。導(dǎo)航計(jì)算機(jī)除了要對(duì)傳感器數(shù)據(jù)進(jìn)行采集,與控制系統(tǒng)進(jìn)行實(shí)時(shí)通訊,還要能進(jìn)行實(shí)時(shí)的計(jì)算。盡管目前航天任務(wù)中使用的處理器芯片性能越來(lái)越強(qiáng),但大多
  • 關(guān)鍵字: FPGA  IP核  CORDIC  協(xié)處理器  

適用于FPGA、GPU和ASIC系統(tǒng)的電源管理

  • 本文通過列舉Altera 公司的 20nm Arria 10 FPGA 和 Arria 10 SoC (片上系統(tǒng)) 開發(fā)電路板的電源管理解決方案,分析了對(duì)于FPGA、GPU 或 ASIC 控制的系統(tǒng)中電源管理帶來(lái)的挑戰(zhàn),并指出通過使用 LTPowerCAD 和 LTPowerPlanner 這類工具,可以大大簡(jiǎn)化對(duì)負(fù)載點(diǎn)穩(wěn)壓器以及各部分分析結(jié)果的映射任務(wù)。
  • 關(guān)鍵字: 電源管理  FPGA  GPU  ASIC  201609  

智原榮獲ISO9001 Plus品質(zhì)知識(shí)典范獎(jiǎng),高經(jīng)營(yíng)品質(zhì)打造設(shè)計(jì)服務(wù)

  •   ASIC 設(shè)計(jì)服務(wù)暨 IP 研發(fā)銷售領(lǐng)導(dǎo)廠商-智原科技(Faraday Technology, TAIEX: 3035)于日前獲頒 ISO9001 Plus 典范獎(jiǎng)項(xiàng)。ISO9001:2015是ISO 15年來(lái)最大改版,能成為首批獲得SGS專業(yè)驗(yàn)證的廠商,是對(duì)智原在品質(zhì)承諾、經(jīng)營(yíng)與職能發(fā)展表現(xiàn)上的高度肯定和最具體驗(yàn)證。   智原科技成立于1993年,累積20余年在 IP (矽智財(cái))與 ASIC 設(shè)計(jì)服務(wù)的豐富經(jīng)驗(yàn),不但自主產(chǎn)出了3,000多支的 IP,更有2,000多個(gè)專案的成功量產(chǎn)經(jīng)驗(yàn),客戶遍及臺(tái)
  • 關(guān)鍵字: ASIC  智原科技  
共678條 10/46 |‹ « 8 9 10 11 12 13 14 15 16 17 » ›|

asic ip核介紹

您好,目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條,闡述對(duì)asic ip核的理解,并與今后在此搜索asic ip核的朋友們分享。    創(chuàng)建詞條

asic ip核專欄文章

更多

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473