首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> asic ip核

基于USB2.0和DDR2 SDRAM IP核的數據采集系統設計與實現

  • 本文設計的高速數據采集系統是應用于芯片現場測試的實時數據采集系統,由于被測試芯片為250 MHz 8 bit的高速AD輸出, 因此, 該數據采集系統的數據采集率是2 Gbps。為了達到實時、高速、海量的數據采集, 該系統利用DDR2 SDRAM的高速數據傳輸能力和海量存儲能力做為采集數據的緩存,然后通過具有即插即用、易擴展、傳輸速率較高等特點的USB2.0接口來將DDR2 SDRAM中的數據傳輸到計算機中進行存儲和分析。
  • 關鍵字: 乒乓緩存  數據采集  IP核  

通信接口免費IP核的應用

  • 設計復用技術廣泛應用于當代電路設計中以提高開發(fā)效率,其中ip核的使用是設計復用的主要方式之一。由于完善ip核的開發(fā)周期長且成本高,一些國際開源組織便致力于免費ip核的開發(fā)設計和維護。電路設計人員靈活使用這些免費ip核資源將有效提供工作效率,本文以通信接口免費ip核為例介紹其使用方法,文中使用的免費資源取自opencores開源社區(qū)。
  • 關鍵字: 通信接口  IP核  

基于TSK3000A視頻采集系統IP核設計

  • 采用了32位微控制器TSK3000A、通用Wishbone總線規(guī)范IP核和BT656視頻標準等。在FPGA軟核設計時,采用了基于Openbus總線的系統設計方式,利用NB2開發(fā)驗證平臺,在Xilinx公司的Spartan-3系列FPGA芯片上下載實現,并接入平臺進行驗證。該設計的系統可以將輸入的模擬視頻信號處理之后顯示在TFT真彩LCD屏
  • 關鍵字: TSK3000A  TVP5150  視頻采集  IP核  

浮點矩陣相乘IP核并行改進的設計與實現

  • 基于Altera浮點IP核實現浮點矩陣相乘運算時,由于矩陣階數的增大,造成消耗的器件資源雖增加但系統性能反而下降的問題,針對現有IP核存在數據加載不連貫、存儲帶寬不均勻的不足,提出采用并行化數據存儲、依據查找表加載數據和處理數據的方式對IP核進行改進。然后將改進的浮點矩陣運算在FPGA中實現,經過Quartus、Matlab軟件聯合仿真并進行結果比對,其誤差不超過萬分之一,且節(jié)省了器件資源、提升了系統性能。仿真結果表明該設計可行,有利于提高諸多高性能領域浮點矩陣的運算速度。
  • 關鍵字: IP核  浮點矩陣運算  存儲方式  

基于SoPC架構的四通道SSI通信控制器

  • 采用VHDL硬件描述語言,以Xilinx公司的FPGA為設計平臺,設計實現了以開源軟核MC8051為核心的控制單元,控制4路SSI協議模塊的SoPC架構的通信控制器,并對通信控制器進行了功能仿真與驗證。該控制器可靈活進行IP核模塊擴展,并可作為外圍處理機與TI公司TMS320C6000系列DSP進行互連通信,將慢速串行通信任務進行分離,從而減輕DSP的負擔,提高系統的整體性能。
  • 關鍵字: IP核  同步串行接口協議  SoPC架構  

基于IP核的數字電路綜合實驗

  • 目前IP core以及IP core的運用是行業(yè)技術發(fā)展的一大趨勢。對EDA技術實驗教學中的IP core的綜合運用進行了探討。所給出的例子都是利用Xilinx的ISE軟件,在其FPGA(SPARTAN3A and SPARTAN3AN系列)芯片上實現了的。文中所討論的基本要點,對初學者如何理解設計重用和運用IP core來進行綜合型實驗設計是有所幫助的。
  • 關鍵字: IP核  綜合實驗  EDA  

獨立分量分析中NLPCA-RLS算法IP核的設計

  • 為解決實時性盲信號分離的問題,基于獨立分量分析的模型,設計出了NLPCA-RLS算法的IP核。利用Simulink和DSP Builder對算法中用到的乘法器、查找表、狀態(tài)機等進行建模,通過Quartus II綜合后在Altera FPGA器件中進行硬件仿真。仿真實驗分別采用人工生成的周期信號和真實的語音信號進行驗證。實驗結果表明,該IP核能很好的完成瞬時混合模型中盲信號的分離,具有很強的實用性。
  • 關鍵字: DSPBuilder  IP核  FPGA  

基于Nios II 的多功能數碼相框的設計與實現

  • 介紹了基于Nios II 的多功能數碼相框的實現。系統基于Nios II處理器,設計用戶自定義模塊,構建了靈活性高、可重配置的SoPC系統。設計自定義模塊控制LCM顯示;采用流水線方式設計JPEG解碼自定義模塊以提高解碼效率;根據SD協議設計SD卡控制器擴展SD卡。實現了FAT16文件系統,便于對SD卡進行文件管理及多平臺上的數據交換,并使用?滋C/OS-II操作系統簡化軟件設計復雜度、提高系統穩(wěn)定性。最終實現可播放音頻并能顯示、縮放、旋轉圖像且?guī)в袌D像切換特效的多功能數碼相框。
  • 關鍵字: 雙線性插值縮放  數碼相框  IP核  

FPGA并行計算抽象接口的設計與實現

  • 本設計為基于C語言開發(fā)的程序開發(fā)了一個FPGA的并行計算接口,凡是以C語言設計的程序,均可通過調用本設計的接口,把復雜的算法、數值處理交給FPGA芯片完成,在不需要程序員學習FPGA知識以及使用FPGA開發(fā)工具的前提下,大大地減輕CPU的負荷以及從根本上提高了程序的執(zhí)行效率,是FPGA并行化應用的一次全新嘗試。
  • 關鍵字: IP核  調度模塊  FPGA  PCI設備驅動  Express總線  

基于FPGA的3D圖像處理器IP核的實現

  • LCD顯示屏的應用越來越廣,數量越來越多。LCD顯示屏應用廣泛,無處不在。如家庭各種電器設備。更常見是用于各種公共場合如體育館、廣場等商業(yè)用途。給我們傳遞一種更為直觀、生動的信息。從此我們的生活發(fā)生了巨大改變。巨大的應用巨大的市場帶來了巨大的商機?;贔PGA的LCD顯示的3D影像是為了LCD顯示屏的信息量更多,滿足人需求。
  • 關鍵字: IP核  3D圖像處理器  FPGA  LCD  Verilog  

在選用FPGA進行設計時如何降低功耗

  • 傳統意義上,ASIC和CPLD是低功耗競爭中當仁不讓的贏家。但是由于相對成本較高,且用戶對高端性能和額外邏輯的要求也越來越多,在低功耗應用中使用CPLD正在失去優(yōu)勢。ASIC也面臨相同的風險。而例如FPGA這樣日益增長的可編程半導體器件正逐步成為備受青睞的解決方案。
  • 關鍵字: 低功耗  ASIC  CPLD  可編程半導體器件  

基于FPGA的信息安全系統設計

  • 本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片,對采集到底模擬信號進行數字轉換后通過3DES算法進行加密、然后通過網絡傳輸,再經過解密算法解密出明文數據。
  • 關鍵字: 信息安全系統  RAM  IP核  FPGA  乒乓操作  

可配置電源管理ASIC--當今的系統黏合劑

  • 上個世紀,在數字化思維主導設計領域時,系統是標準處理器,ASSP,模擬電路和黏合邏輯的混合物?!梆ず线壿嫛笔峭ㄟ^小型和中型集成電路把不同數字芯片的協議和總線連在一起。為了降低成本實現一體化,“黏合邏輯”曾經風靡整個ASIC業(yè)。
  • 關鍵字: 集成電路  ASIC  電源管理  

如何用C語言描述AES256加密算法最高效?

  • 高級加密標準 (AES) 已經成為很多應用(諸如嵌入式系統中的應用等)中日漸流行的密碼規(guī)范。
  • 關鍵字: ASIC  AES  FPGA  嵌入式  

MEMS麥克風技術滿足音量市場的性能要求

  • 隨著智能設備的迅猛發(fā)展,市場需要更高性能的麥克風,而MEMS可以在緊湊的尺寸內麥克風提供高性能和保真度及可靠性,適用于便攜式設備。本文介紹了MEMS麥克風的結構和工作模式,并介紹了相關的MEMS麥克風套件。
  • 關鍵字: MEMS  麥克風  ASIC  201706  
共678條 9/46 |‹ « 7 8 9 10 11 12 13 14 15 16 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473