首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

基于FPGA的串并集合排序在雷達系統(tǒng)中的應(yīng)用

  • 在雷達抗干擾處理以及空時二維處理過程中數(shù)據(jù)排序?qū)⒈夭豢擅猓趥鹘y(tǒng)的DSP、CPU等常規(guī)軟件排序已經(jīng)不能夠滿足雷達系統(tǒng)實時性要求，使用 FPGA排序的趨勢將勢不可當(dāng)。FPGA由于具有較高的并行處理能力，目前已成為雷達陣列信號處理中的主流處理器件。
  • 關(guān)鍵字： 排序  FPGA  并行  串行  

基于FPGA的多路視頻收發(fā)系統(tǒng)的設(shè)計與實現(xiàn)

  • 摘要：為了實現(xiàn)對多路視頻和數(shù)據(jù)信號的同步傳輸，提出了一種基于FPGA的視頻數(shù)據(jù)綜合傳輸系統(tǒng)設(shè)計方案，并完成系統(tǒng)的軟硬件設(shè)計。該系統(tǒng)的硬件部分主要由FPGA、CPLD芯片及光模塊等設(shè)備組成，軟件部分采用VHDL語言進行
  • 關(guān)鍵字： 視頻傳輸  FPGA  數(shù)據(jù)傳輸  光模塊  

基于雙麥克風(fēng)聲源定位的視頻跟蹤

  • 摘要：聲源定位跟蹤技術(shù)在當(dāng)今社會有著越來越廣泛的應(yīng)用。在此使用兩個高靈敏度麥克風(fēng)作為傳感器，配以音頻信號處理芯片，接收音頻信號并進行模數(shù)轉(zhuǎn)換，使用FPGA器件作為核心控制器，結(jié)合TDOA算法和ILD算法，實現(xiàn)在室
  • 關(guān)鍵字： 雙麥克風(fēng)  聲源定位  FPGA  NiosⅡ  

基于STM32和FPGA的CAN總線運動控制器的設(shè)計

  • 運用低功耗COrtex—M3微控制器STM32F103VBT6和FPGA芯片設(shè)計一種基于CAN總線的運動控制器。介紹系統(tǒng)的體系結(jié)構(gòu)、主要硬件設(shè)計和軟件結(jié)構(gòu)。利用FPGA高速處理能力實現(xiàn)控制算法，與外界通信采用STM32和CAN總線技術(shù)，系統(tǒng)穩(wěn)定可靠，另外，將設(shè)計好的FPGA程序或是C程序進行封裝，系統(tǒng)的可移植性強。
  • 關(guān)鍵字： STM32  FPGA  CAN總線  運動控制  

基于FPGA的步進電機優(yōu)化控制

  • 摘要：隨著控制技術(shù)以及步進電機(Stepper Motor)的發(fā)展，現(xiàn)代工業(yè)的許多領(lǐng)域?qū)Σ竭M電機的需求也越來越大。但是傳統(tǒng)的步進電機控制系統(tǒng)多以單片機等微處理器為基礎(chǔ)，往往具有控制電路體積大、控制效率低、穩(wěn)定性差等
  • 關(guān)鍵字： 步進電機  控制系統(tǒng)  FPGA  細分原理  PWM控制技術(shù)  

步進電機控制，專用ASIC芯片方案與通用芯片方案對比

  • 步進電機廣泛應(yīng)用于對精度要求比較高的運動控制系統(tǒng)中。在步進電機驅(qū)動器的關(guān)鍵技術(shù)研究中提到步進電機的性能在很大程度上取決于所用的驅(qū)動器，改善驅(qū)動器的性能，可以顯著地提高步進電機的性能，因此研制高性能的步
  • 關(guān)鍵字： 驅(qū)動器   專用芯片   FPGA   通用芯片   PLD GAL   步進電機控制  

FPGA實現(xiàn)的FIR算法在汽車動態(tài)稱重儀中的應(yīng)用

  • 　　引言 　　車輛在動態(tài)稱重時，作用在平臺上的力除真實軸重外，還有許多因素產(chǎn)生的干擾力，如：車速、車輛自身諧振、路面激勵、輪胎驅(qū)動力等，給動態(tài)稱重實現(xiàn)高精度測量造成很大困難。若在消除干擾的過程中采用模擬方法濾波，參數(shù)則不能過大，否則將產(chǎn)生過大的延遲導(dǎo)致不能實現(xiàn)實時處理，從而造成濾波后的信號仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。 　　FIR濾波的原理及實現(xiàn) 　　本文采用FIR數(shù)字濾波，其原理如公式1所示。 　　Y(n)= (1) 　　其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
  • 關(guān)鍵字： FPGA  FIR  

高速實際據(jù)采集智能控制器的設(shè)計與實現(xiàn)

  • 摘要：文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ)，研究設(shè)計并實現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實時數(shù)據(jù)采集應(yīng)用的一種實用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
  • 關(guān)鍵字： ARM  FPGA  智能控制器  高速實時數(shù)據(jù)采集  

基于NiosⅡ的單點自適應(yīng)控制器設(shè)計研究

  • 摘要 為了提高道路交叉口通行能力，設(shè)計了一種單點交叉口自適應(yīng)控制系統(tǒng)。系統(tǒng)采用SOPC方案，利用具有NiosⅡ軟核的FPGA芯片設(shè)計了控制器的硬件，井利用遺傳算法建立了信號配時優(yōu)化模型、VHDL語言進行了遺傳算法的硬
  • 關(guān)鍵字： NiosⅡ  FPGA  單點交叉口  自適應(yīng)控制  遺傳算法硬件化  

基于ARM與FPGA的電力電源一體化監(jiān)控裝置

  • 為了滿足電力電源系統(tǒng)中復(fù)雜應(yīng)用場景的一體化監(jiān)控需求，文中提出了一種硬件設(shè)計方案。本方案基于TI公司的AM335x系列ARM Cortex-A8處理器和XILINX公司的Spanan-3系列的FPGA芯片，重點介紹了ARM與FPGA通信互聯(lián)以及其他特殊功能模塊的實現(xiàn)方法。實驗結(jié)果表明本硬件系統(tǒng)有應(yīng)用價值高、性價比高、穩(wěn)定可靠、靈活多變等優(yōu)點。
  • 關(guān)鍵字： 電力電源一體化監(jiān)控  ARM Cortex―A8  FPGA  觸摸屏防靜電  

機載導(dǎo)彈一控四電動舵機控制器研究與設(shè)計

  • 電動舵機作為導(dǎo)彈飛行的執(zhí)行機構(gòu)，其體積重量的減少有利于導(dǎo)彈性能的提升。為了減小體積重量和節(jié)約成本，電動舵機采用三相無刷直流電機+滾珠絲杠直連式結(jié)構(gòu)，采用一個控制器來控制四路舵機。介紹了控制器的硬件結(jié)構(gòu)方案和控制策略，控制器以DSP+CPLD為核心架構(gòu)，采用位置、速度雙閉環(huán)PI控制，實現(xiàn)單一控制器同時控制四套電動舵機相互獨立工作。實驗結(jié)果表明，控制器可以正常工作，舵機帶寬可達到25Hz。
  • 關(guān)鍵字： 電動舵機  DSP  CPLD  三相無刷直流電機  

JPEG2000數(shù)據(jù)壓縮的FPGA實現(xiàn)

  • 高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對存儲空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問題，本文提出了基于JPEG2000標(biāo)準的數(shù)據(jù)壓縮系統(tǒng)的FPGA實現(xiàn)方案。相對于軟件算法實現(xiàn)和其他硬件方法，采用FPGA硬件實現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計的IP核具有資源占用少，性能良好和便于擴展等優(yōu)點，能夠滿足通信傳輸和照相設(shè)備等應(yīng)用需求。
  • 關(guān)鍵字： JPEG2000  數(shù)據(jù)壓縮  FPGA  DWT  

基于FPGA的多路數(shù)字信號復(fù)接系統(tǒng)設(shè)計與實現(xiàn)

  • 摘要 數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項重要技術(shù)，能將若干路低速信號合并為一路高速信號，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對數(shù)字復(fù)分接系統(tǒng)進行建模設(shè)計和實現(xiàn)。并利
  • 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng)  乒乓操作  先進先出存儲器  FPGA  

基于FPGA IP核的FFT實現(xiàn)與改進

  • 摘要 利用FPGA IP核設(shè)計了一種快速、高效的傅里葉變換系統(tǒng)。針對非整數(shù)倍信號周期截斷所導(dǎo)致的頻譜泄露問題，提出了一種通過時輸入信號加窗處理來抑制頻譜泄露的方法。利用Modelsim和Matlab對設(shè)計方案進行了仿真，同
  • 關(guān)鍵字： FFT  FPGA  IP核  加窗處理  

基于FPGA的數(shù)字通信實訓(xùn)平臺的設(shè)計與實現(xiàn)

  • 摘要：本實訓(xùn)平臺著眼于提升高職層次學(xué)生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設(shè)計了擴展性強、可測性好的FPGA核心板，并開發(fā)了多個配套的功能模塊。憑借著FPGA強大的硬件可編程能力，創(chuàng)設(shè)了分層遞進的實驗?zāi)Ｊ?/li>
  • 關(guān)鍵字： FPGA  數(shù)字通信系統(tǒng)  EP1C3T144  QuartusⅡ9．0  片上通信系統(tǒng)  
共6991條 114/467 |‹ « 112 113 114 115 116 117 118 119 120 121 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473