首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

功率管理：用混合信號FPGA控制電壓攀升率

  • 引言(混合信號FPGA控制多電平系統(tǒng)的電壓攀升率)：隨著工藝尺度不斷縮小，器件常常需要多個電源。為了減小功耗和最大限度地提高性能，器件的核心部分一般趨向于在低電壓下工作。為了與傳統(tǒng)的器件接口，或與現(xiàn)有的I/O標
  • 關(guān)鍵字： FPGA  功率管理  混合信號  控制電壓    

基于FPGA和MV-D1024E相機的圖像采集系統(tǒng)

  • 摘要：分析了MV-D1024E系列高幀頻CMOS相機的工作時序和參數(shù)，闡述了CAMERA-LINK接口協(xié)議，并對高速數(shù)據(jù)流的存儲與處理機制進行分析，利用FPGA實現(xiàn)了相機的數(shù)據(jù)接口和控制，并設計靈活的USB接口，利用PC機作為參數(shù)輸入
  • 關(guān)鍵字： FPGA  1024  MV-D  相機的    

基于ARM和FPGA的電腦繡花機控制系統(tǒng)的設計

  • 電腦繡花機是隨著計算機技術(shù)、電子技術(shù)、機械加工技術(shù)的應用發(fā)展而不斷發(fā)展起來的光、機、電一體化設備。嵌入式系統(tǒng)的發(fā)展及研究風頭正勁，其在數(shù)字機床、智能控制等方面的應用正逐漸改變著傳統(tǒng)的工業(yè)生產(chǎn)和服務方
  • 關(guān)鍵字： FPGA  ARM  電腦繡花機  控制系統(tǒng)    

基于DSP+CPLD 可重構(gòu)數(shù)控系統(tǒng)的設計與仿真

  • 　　1、前言　　隨著計算機技術(shù)的高速發(fā)展，各工業(yè)發(fā)達國家投入巨資，對現(xiàn)代制造技術(shù)進行研究開發(fā)，提出了全新的制造模式，其核心思想之一是柔性化制造，制造系統(tǒng)能夠隨著加工條件的變化動態(tài)調(diào)整。目前，各類MCU 快速
  • 關(guān)鍵字： CPLD  DSP  可重構(gòu)  仿真    

芯片-封裝協(xié)同設計方法優(yōu)化SoC設計

  • 隨著工藝節(jié)點和裸片尺寸不斷縮小，采用倒裝芯片封裝IC器件的消費電子產(chǎn)品的數(shù)量日益增加。但是，倒裝芯片封...
  • 關(guān)鍵字： SoC  設計  封裝協(xié)同  芯片  FPGA  

用CPLD實現(xiàn)FIR數(shù)字濾波器的設計

  • 介紹了一種利用ALTERA公司的復雜可編程邏輯器件（CPLD）快速卷積法實現(xiàn)數(shù)字濾波器的設計。
  • 關(guān)鍵字： CPLD  FIR  數(shù)字濾波器    

基于CPLD技術(shù)的PC104總線多功能擴展卡設計

  • 介紹了一款PC104總線多功能擴展卡設計。采用了復雜可編程邏輯器件（CPLD）技術(shù)，集成了多路模擬量輸入/輸出、帶光電隔離的開關(guān)量輸入/輸出及一個正交解碼電路，接口協(xié)議與臺灣研華PC工控機ISA總線板卡兼容，滿足了嵌入式控制系統(tǒng)高集成度的設計要求，在實際應用中獲得了良好的效果。
  • 關(guān)鍵字： CPLD  104  PC  總線    

FPGA相關(guān)技術(shù)助力高端存儲器接口設計

  • 高性能系統(tǒng)設計師在滿足關(guān)鍵時序余量的同時要力爭獲得更高性能，而存儲器>存儲器接口設計則是一項艱巨挑戰(zhàn)。雙倍數(shù)據(jù)速率SDRAM和4倍數(shù)據(jù)速率SDRAM都采用源同步接口來把數(shù)據(jù)和時鐘(或選通脈沖)由發(fā)射器
  • 關(guān)鍵字： FPGA  助力  存儲器  接口設計    

級聯(lián)信號處理器的FPGA實現(xiàn)

  • 摘要：現(xiàn)代通信系統(tǒng)中，數(shù)字化已成為發(fā)展的必然趨勢，數(shù)字信號處理則是數(shù)字系統(tǒng)中的重要環(huán)節(jié)。在數(shù)字信號處理方面提出一種級聯(lián)信號處理器的FPGA實現(xiàn)方案，用以取代昂貴的專用數(shù)字處理芯片。首先對級聯(lián)信號處理器做了
  • 關(guān)鍵字： FPGA  級聯(lián)  信號處理器    

CPLD在射頻卡讀寫器中的應用

  • 提出了一種射頻卡讀寫器數(shù)字處理模塊的設計方案，特點是利用單片CPLD器件實現(xiàn)了讀寫器編碼、譯碼和差錯處理功能，系統(tǒng)體積小，性能穩(wěn)定。該方案采用了原理圖和VHDL相結(jié)合的靈活設計，給出了一種快速CRC-CCITT并行實現(xiàn)的方法。
  • 關(guān)鍵字： 應用  讀寫器  射頻卡  CPLD  射頻  

基于FPGA的多通道校準算法的同步實現(xiàn)

  • 　　數(shù)字信號處理模塊是接收機系統(tǒng)的核心部分，系統(tǒng)要求數(shù)字信號處理模塊能實時處理ADC變換后的數(shù)字信號，并用軟件的方法來實現(xiàn)大量的無線電功能，這些功能包括：多通道校準、編解碼、調(diào)制解調(diào)、濾波、同步、盲均衡、
  • 關(guān)鍵字： FPGA  多通道  校準  算法    

新一代視頻編碼器分析介紹

  • 先進的視頻編碼(AVC)正在慢慢地超越數(shù)字視頻的主要標準。也稱之為H.264和MPEG-4part10，其AVC編碼在1Mbit/s~2...
  • 關(guān)鍵字： 視頻編碼器  AVC編碼  FPGA  

基于DSP和FPGA技術(shù)的低信噪比雷達信號檢測

  • 摘要：提出一種基于DSP和FPGA技術(shù)的低信噪比情況下雷達信號檢測技術(shù)的工作原理與硬件實現(xiàn)方法，采用數(shù)字化的處理方法處理信息，取代傳統(tǒng)使用的模擬檢測技術(shù)，并對實現(xiàn)的檢測方法和關(guān)鍵算法做了詳細介紹。
    關(guān)鍵詞：高
  • 關(guān)鍵字： FPGA  DSP  低信噪比  雷達信號    
共6991條 383/467 |‹ « 381 382 383 384 385 386 387 388 389 390 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473