首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld-pci接口

CPLD為控制核心16位高精度數(shù)字電壓表設(shè)計

  • 　　本系統(tǒng)是用CPLD實現(xiàn)的智能數(shù)字電壓表。隨著EDA技術(shù)的廣泛應(yīng)用，CPLD已成為現(xiàn)代數(shù)字系統(tǒng)設(shè)計的主要手段，CPLD目前正朝著更高速、更高集成度、更強功能和更靈活的方向發(fā)展。

  • 關(guān)鍵字： 電壓表  設(shè)計  數(shù)字  高精度  控制  核心  CPLD  

基于CPLD和VS1011E解碼器的電梯語音系統(tǒng)設(shè)計

  • 　　語音系統(tǒng)是電梯不可缺少的部分，用于樓層報數(shù)、方向提示、報警告示、消防對講以及廣告宣傳等。傳統(tǒng)語音系統(tǒng)絕大多數(shù)采用語音器存儲和播放語音，但存在比如外電路復(fù)雜、音質(zhì)差、成本高、容量小以及語音不易更改等缺陷。鑒于此，設(shè)計了一款基于CPLD和VS1011E解碼器的電梯語音系統(tǒng)。
  • 關(guān)鍵字： 語音系統(tǒng)  設(shè)計  電梯  解碼器  CPLD  VS1011E  基于  

基于CPLD的單片機與PCI接口設(shè)計解決方案

  • 8位單片機在嵌入式系統(tǒng)中應(yīng)用廣泛，然而讓它直接與PCI總線設(shè)備打交道卻有其固有缺陷。8位單片機只有16位地址線，8位數(shù)據(jù)端口，而PCI總線2.0規(guī)范中，除了有32位地址數(shù)據(jù)復(fù)用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的
  • 關(guān)鍵字： 設(shè)計  解決方案  接口  PCI  CPLD  單片機  基于  

高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實現(xiàn)方法

  • 高速數(shù)據(jù)采集系統(tǒng)中精確時標(biāo)的CPLD實現(xiàn)方法,本文介紹一種利用復(fù)雜可編程邏輯器件給高速數(shù)據(jù)采集系統(tǒng)中的采集數(shù)據(jù)貼上精確時間標(biāo)簽的方法，并利用MAX PLUSⅡ開發(fā)環(huán)境驗證設(shè)計方案的正確性。此設(shè)計方案已經(jīng)成功地應(yīng)用到自行設(shè)計的高速數(shù)據(jù)采集卡中。
    關(guān)鍵詞
  • 關(guān)鍵字： CPLD  實現(xiàn)  方法  標(biāo)的  精確  數(shù)據(jù)采集  系統(tǒng)  高速  

基于CPLD與μC/OS -Ⅱ的斷路器智能控制單元設(shè)計

  • 本文介紹的智能控制單元采用數(shù)字信號處理器(DSP)及嵌入式實時操作系統(tǒng)完成各種數(shù)據(jù)的處理、通信和算法的設(shè)...
  • 關(guān)鍵字： CPLD  μCOS-Ⅱ  斷路器智能控制  

賽靈思Verilog(FPGA/CPLD)設(shè)計小技巧

  • 以下是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度...
  • 關(guān)鍵字： FPGA  賽靈思  Verilog  CPLD  

基于CPLD的I2C總線接口設(shè)計

  • 在電路設(shè)計中，I2C總線是比較常用的兩線式串行通信方式，大多數(shù)的CPU都擅長于并口操作，不具備直接操作I2C總線接口的能力。為了使不具備I2C總線接口能力的CPU通過對并口的簡單操作實現(xiàn)對I2C總線接口的控制，在分析I2C總線常用工作模式的基礎(chǔ)上，設(shè)計實現(xiàn)工作于主機模式的，以CPID完成I2C總線開始信號、結(jié)束信號的輸出，以及并行數(shù)據(jù)到I2C總線模式串行數(shù)據(jù)轉(zhuǎn)換或I2C模式串行數(shù)據(jù)到并行數(shù)據(jù)轉(zhuǎn)換的I2C接口模塊。采用該模塊，可以使不具備I2C總線接口的CPU通過并口方便地控制I2C總線設(shè)備，簡化系統(tǒng)程序設(shè)
  • 關(guān)鍵字： CPLD  I2C  總線  接口設(shè)計    

基于CPLD和MT8880的遠(yuǎn)程控制及播音系統(tǒng)設(shè)計

  • 摘要： 介紹了一種基于CPLD和MT8880的遠(yuǎn)程控制及語音通信的解決方案。給出了系統(tǒng)的原理框圖和關(guān)鍵電路， 并對關(guān)鍵電路的工作原理進(jìn)行了說明； 最后給出了系統(tǒng)主機控制器中關(guān)鍵模塊的QUARTUS II設(shè)計圖及基于VHDL語言
  • 關(guān)鍵字： CPLD  8880  MT  遠(yuǎn)程控制    

基于ARM和CPLD的可重構(gòu)檢測系統(tǒng)設(shè)計

  • 引言
    檢測系統(tǒng)的可重構(gòu)設(shè)計是檢測技術(shù)的發(fā)展方向?？芍貥?gòu)設(shè)計是指利用可重用的軟硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計方法。對于檢測系統(tǒng)而言，可重構(gòu)可以分為軟件可重構(gòu)和硬件可重
  • 關(guān)鍵字： CPLD  ARM  可重構(gòu)  檢測系統(tǒng)設(shè)計    

用CPLD和Flash實現(xiàn)FPGA配置

  • 摘要：FPGA可以通過串行接口進(jìn)行配置。本文對傳統(tǒng)的配置方法進(jìn)行了研究，并從更新配置文件的方法入手，提出了利用處理機通過網(wǎng)絡(luò)更新的方法，給出了一個用CPLD和Flash對FPGA進(jìn)行配置的應(yīng)用實例。
    關(guān)鍵詞：現(xiàn)場可編程
  • 關(guān)鍵字： Flash  CPLD  FPGA    

基于Multibus總線的隔離AD／DA模塊設(shè)計

  • 摘要：AD／DA模塊通過Multibus總線與主機通訊，通過AD接口采集數(shù)據(jù)，經(jīng)過控制軟件處理，輸出模擬量驅(qū)動執(zhí)行機構(gòu)。本文簡要介紹了AD／DA模塊的設(shè)計原理和實現(xiàn)方法，并對一些關(guān)鍵技術(shù)進(jìn)行介紹。
    關(guān)鍵詞：AD／DA模塊；
  • 關(guān)鍵字： AD／DA  采集數(shù)據(jù)  放大器  CPLD  

FPGA基礎(chǔ)入門（二）

基于CPLD設(shè)計的電器定時開關(guān)控制系統(tǒng)

利用CPLD來替代微控制器的6種方法

我學(xué)習(xí)FPGA的總結(jié)

共788條 31/53 |‹ « 29 30 31 32 33 34 35 36 37 38 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473