ddr2-sdram 文章進(jìn)入ddr2-sdram技術(shù)社區(qū)

零基礎(chǔ)學(xué)FPGA （二十五）必會(huì)！從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂（下篇）

　　七、SDRAM工作時(shí)鐘相位偏移計(jì)算　　從上篇文章中我們知道，我們的數(shù)據(jù)是要經(jīng)過(guò)一定的延時(shí)才會(huì)到達(dá)目標(biāo)器件的，這個(gè)延時(shí)也就是相對(duì)于源寄存器的時(shí)鐘發(fā)射沿的時(shí)間延時(shí)，數(shù)據(jù)在源寄存器時(shí)鐘的上升沿到來(lái)時(shí)輸出，經(jīng)過(guò)FPGA的走線，PCB走線等，到達(dá)目標(biāo)寄存器的數(shù)據(jù)端口時(shí)會(huì)有一定的延時(shí)，而這個(gè)數(shù)據(jù)要想被目標(biāo)器件的目的寄存器鎖存，那么，目的寄存器的鎖存時(shí)鐘應(yīng)該盡量在數(shù)據(jù)的有效窗口內(nèi)才能確保數(shù)據(jù)被捕獲成功。所謂數(shù)據(jù)的有效窗口，就是數(shù)據(jù)在兩次變化之間的中間部分，也是數(shù)據(jù)最穩(wěn)定的部分。　　所以，要想將數(shù)據(jù)正確捕獲，
關(guān)鍵字： FPGA SDRAM

零基礎(chǔ)學(xué)FPGA （二十四）必會(huì)！從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂（上篇）

　　下面我們進(jìn)入正題，今天我們講時(shí)序　　一、從靜態(tài)時(shí)序分析說(shuō)起　　我理解的靜態(tài)時(shí)序分析，就是我們?cè)诓患蛹?lì)的情況下，通過(guò)對(duì)電路進(jìn)行時(shí)序的延遲計(jì)算，預(yù)計(jì)電路的工作流程，對(duì)電路提出我們需要的一些約束條件，比如我們需要從A寄存器到B寄存器的延遲不能大于10ns，如果我們不添加時(shí)序約束，綜合工具可能會(huì)有好幾條路徑，按照它自己的要求來(lái)布局布線，那么從A寄存器到B寄存器的時(shí)間就有可能是20ns或者15ns之類的路徑，而我們需要的是不能大于10ns，因此，我們需要添加時(shí)序約束，再根據(jù)特定的時(shí)序模型，使我們的系統(tǒng)
關(guān)鍵字： FPGA SDRAM

零基礎(chǔ)學(xué)FPGA （二十三） SDR SDRAM（架構(gòu)篇）

　　今天我們來(lái)講的是SDRAM的架構(gòu)以及設(shè)計(jì)，這也是小墨第一次接觸架構(gòu)，也談不上給大家講，就是把我理解的當(dāng)做一個(gè)筆記分享給大家，有什么錯(cuò)誤也請(qǐng)積極指正，畢竟我也是沒(méi)有老師教，也是自己摸索的，難免有些不合理的地方。　　一、SDRAM 工作部分　　1、上電初始化　　　　我們先來(lái)看第一部分，上電初始化。上電初始化我們知道，上電之后我們需要等待200us的穩(wěn)定期，這段時(shí)間我們可以用一個(gè)定時(shí)器來(lái)計(jì)數(shù)，這沒(méi)什么問(wèn)題，然后進(jìn)入的是預(yù)充電部分，這個(gè)時(shí)候，預(yù)充電的時(shí)候，sdram_cmd
關(guān)鍵字： FPGA SDRAM

零基礎(chǔ)學(xué)FPGA （二十二） SDR SDRAM（理論篇）

　　其實(shí)說(shuō)實(shí)話這一個(gè)月來(lái)也沒(méi)怎么看新知識(shí)，大體梳理了一下以前學(xué)過(guò)的知識(shí)，回顧了一下SOPC的學(xué)習(xí)。對(duì)于SOPC的學(xué)習(xí)我打算暫時(shí)先放一放，因?yàn)榍懊孢€有一個(gè)要寫(xiě)的沒(méi)有完成，也是一直以來(lái)無(wú)法寫(xiě)起的一個(gè)題目，就是今天我們要寫(xiě)的SDRAM的操作。等寫(xiě)完這個(gè)，我們?cè)倩氐絊OPC，帶領(lǐng)大家調(diào)USB2.0! 　　由于SDRAM本身就是一個(gè)比較復(fù)雜的東西，之前小墨在學(xué)這方面東西的時(shí)候感覺(jué)很是吃力，于是那時(shí)候便暫時(shí)放下了，知道年后這段時(shí)間，小墨又重新拾起這個(gè)知識(shí)點(diǎn)，想要一口氣把它調(diào)通了，再往下看其他的東西。學(xué)SDRAM，理
關(guān)鍵字： FPGA SDRAM

基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

　　FPGA豐富的邏輯資源、充沛的I/O引腳以及較低的功耗，被廣泛應(yīng)用于嵌入式系統(tǒng)和高速數(shù)據(jù)通信領(lǐng)域。現(xiàn)如今，各大FPGA生產(chǎn)廠商為方便用戶的設(shè)計(jì)和使用，提供了較多的、可利用的IP核資源，極大地減少了產(chǎn)品的開(kāi)發(fā)周期和開(kāi)發(fā)難度，從而使用戶得以更專注地構(gòu)思各種各樣創(chuàng)意且實(shí)用的功能，而不是把大量時(shí)間浪費(fèi)在產(chǎn)品的調(diào)試和驗(yàn)證中。　　千兆以太網(wǎng)技術(shù)在工程上的應(yīng)用是當(dāng)前的研究熱點(diǎn)之一。相比于其他RS-232或RS-485等串口通信，千兆以太網(wǎng)更加普及和通用，可以直接與Internet上的其他終端相連;相比于百兆網(wǎng)絡(luò)
關(guān)鍵字： FPGA DDR2

零基礎(chǔ)學(xué)FPGA （二十）舉一反三，基于SOPC的定時(shí)器中斷與串口數(shù)據(jù)收發(fā)

　　SOPC的課程已經(jīng)結(jié)束了，短短4天，要消化的內(nèi)容還真不少。今天又開(kāi)始了DDR2 SDRAM的課程，其實(shí)在我來(lái)北京之前他們已經(jīng)開(kāi)始SDRAM的課程了，想起我做SDRAM的時(shí)候，真的是好費(fèi)勁，又沒(méi)人指點(diǎn)，代碼寫(xiě)了一大串，前仿真也做的差不多，后仿就不行了，有些東西不知道怎么解決，還涉及到時(shí)序約束這門(mén)聽(tīng)起來(lái)高大上的知識(shí)，所以那段時(shí)間把我糾結(jié)的不輕。看樣子在我離開(kāi)北京之前這邊應(yīng)該是一直講SDRAM了，上課的是李凡老師，一個(gè)很和藹，很低調(diào)的老師，據(jù)說(shuō)已經(jīng)做了三四十年的工程師了，也是國(guó)內(nèi)頂尖的人物了。打算這幾天好好
關(guān)鍵字： SOPC SDRAM

多運(yùn)動(dòng)物體檢測(cè)與跟蹤算法實(shí)現(xiàn)，高精度室內(nèi)定位系統(tǒng)設(shè)計(jì)

　　項(xiàng)目主要內(nèi)容：　　運(yùn)動(dòng)目標(biāo)的檢測(cè)與跟蹤已在眾多的領(lǐng)域得到了廣泛的應(yīng)用，但是由于嵌入式處理器自身的速度限制，此類應(yīng)用主要集中在PC機(jī)上，相對(duì)來(lái)說(shuō)，成本較高而且靈活性和移動(dòng)性能不夠好。將此算法應(yīng)用到嵌入式系統(tǒng)上能有效地降低成本、提高設(shè)備的移動(dòng)性和靈活性、減小設(shè)備體積，具有實(shí)際意義。　　由于目前嵌入式處理器速度和處理器硬件結(jié)構(gòu)的限制，常用的嵌入式微處理器(比如ARM9、XScale)很難達(dá)到實(shí)時(shí)高速檢測(cè)跟蹤的要求。于是為了達(dá)到高速精確檢測(cè)和跟蹤多運(yùn)動(dòng)目標(biāo)的要求，綜合考慮FPGA各方面的優(yōu)點(diǎn)，本項(xiàng)目提
關(guān)鍵字： SDRAM Ethernet

FPGA系統(tǒng)設(shè)計(jì)的仿真驗(yàn)證之：SDRAM讀寫(xiě)控制的實(shí)現(xiàn)與Modelsim仿真

　　7.6 典型實(shí)例13：SDRAM讀寫(xiě)控制的實(shí)現(xiàn)與Modelsim仿真　　7.6.1 實(shí)例的內(nèi)容及目標(biāo) 　　1.實(shí)例的主要內(nèi)容　　本節(jié)旨在通過(guò)分析SDRAM控制器，介紹了SDRAM的基本工作模式。最后使用Modelsim對(duì)讀寫(xiě)控制器進(jìn)行仿真，幫助讀者進(jìn)一步了解一個(gè)真實(shí)的器件模塊是如何進(jìn)行Modelsim仿真的。　　2.實(shí)例目標(biāo) 　　通過(guò)本實(shí)例，讀者應(yīng)達(dá)到下面的目標(biāo)。　　· 了解SDRAM存儲(chǔ)器的工作模式。　　· 熟悉Modelsim仿真的基本流程。
關(guān)鍵字： SDRAM Modelsim

基于ARM7的畜牧養(yǎng)殖智能消毒機(jī)器人控制系統(tǒng)設(shè)計(jì)

　　1 總體方案設(shè)計(jì) 　　畜牧養(yǎng)殖智能消毒機(jī)器人控制系統(tǒng)由機(jī)器人智能控制模塊、監(jiān)視模塊、及無(wú)線網(wǎng)絡(luò)通訊模塊等三大部分組成。工作過(guò)程是通過(guò)接入互聯(lián)網(wǎng)的手機(jī)或者微型計(jì)算機(jī)客戶端通過(guò)無(wú)線網(wǎng)絡(luò)向遠(yuǎn)程的機(jī)器人發(fā)送控制指令代碼，期間傳輸信號(hào)由發(fā)送端使用加密狗加密。當(dāng)信號(hào)經(jīng)互聯(lián)網(wǎng)發(fā)送到接收終端時(shí)，智能消毒機(jī)器人網(wǎng)絡(luò)模塊把接收的指令傳送到處理器，處理器指示驅(qū)動(dòng)模塊驅(qū)動(dòng)智能消毒機(jī)器人執(zhí)行動(dòng)作。運(yùn)動(dòng)的同時(shí)監(jiān)視模塊把采集到的圖像通過(guò)無(wú)線互聯(lián)網(wǎng)傳輸?shù)娇蛻魴C(jī)端，其整體結(jié)構(gòu)如圖1所示。　　　　1.1 智
關(guān)鍵字： ARM7 SDRAM

數(shù)字電視機(jī)頂盒設(shè)計(jì)方案、技術(shù)文獻(xiàn)集錦

　　“數(shù)字電視機(jī)頂盒”，它是一種將數(shù)字電視信號(hào)轉(zhuǎn)換成模擬信號(hào)的變換設(shè)備，它對(duì)經(jīng)過(guò)數(shù)字化壓縮的圖像和聲音信號(hào)進(jìn)行解碼還原，產(chǎn)生模擬的視頻和聲音信號(hào)，通過(guò)電視顯示器和音響設(shè)備給觀眾提供高質(zhì)量的電視節(jié)目。它采用了兼容的辦法，在中國(guó)一直延續(xù)到現(xiàn)在。本文介紹了幾種數(shù)字電視機(jī)頂盒的設(shè)計(jì)和使用，供大家參考。　　數(shù)字電視機(jī)頂盒導(dǎo)航式操作系統(tǒng)設(shè)計(jì)方案　　本文對(duì)機(jī)頂盒各項(xiàng)業(yè)務(wù)和操作功能進(jìn)行模塊化細(xì)分歸類，借鑒目前主流消費(fèi)電子產(chǎn)品操作系統(tǒng)的模式，采用導(dǎo)航式操作系統(tǒng)，在主菜單上使用M×
關(guān)鍵字： SDRAM CPLD

基于CX2443x解碼內(nèi)核的數(shù)字電視機(jī)頂盒設(shè)計(jì)

　　當(dāng)前，廣播電視正處于模擬技術(shù)向數(shù)字技術(shù)，單向廣播向雙向交互式傳輸，基本業(yè)務(wù)向擴(kuò)展和增值業(yè)務(wù)的過(guò)渡和發(fā)展階段。數(shù)字有線電視機(jī)頂盒正是這一發(fā)展階段的產(chǎn)物。借助機(jī)頂盒，人們不僅可以用原有的模擬電視收看數(shù)字電視節(jié)目，還可利用數(shù)字機(jī)頂盒交互式功能獲得電子節(jié)目指南(EPG)、視頻點(diǎn)播(VOD)、收發(fā)電子郵件、數(shù)據(jù)廣播、遠(yuǎn)程教育等增值服務(wù)。具體操作上，需要在用戶終端的模擬電視機(jī)上加裝機(jī)頂盒以完成數(shù)字電視信號(hào)和數(shù)據(jù)的接入，并完成視音頻信號(hào)的解碼輸出。本文介紹了機(jī)頂盒系統(tǒng)的硬件設(shè)計(jì)。　　器件的選型　　選擇芯片時(shí)
關(guān)鍵字： CX2443x SDRAM

Wide I/O、HBM、HMC將成存儲(chǔ)器新標(biāo)準(zhǔn)

　　現(xiàn)行的DDR4及LPDDR4存儲(chǔ)器都是以既有的DRAM設(shè)計(jì)為基礎(chǔ)，其中許多技術(shù)已沿用長(zhǎng)達(dá)十余年，而今無(wú)論是系統(tǒng)總頻寬或中央處理器(CPU)等作業(yè)環(huán)境都不可同日而語(yǔ)。有鑒于此，發(fā)展新的解決方案為眼下業(yè)界的共識(shí)，Wide I/O、HBM及HMC等三大新存儲(chǔ)器標(biāo)準(zhǔn)遂成業(yè)界關(guān)注重點(diǎn)。　　據(jù)ExtremeTech網(wǎng)站報(bào)導(dǎo)指出，過(guò)去近20年來(lái)存儲(chǔ)器規(guī)格已從第一代的SDRAM DIMM發(fā)展至DDR4-3200，成長(zhǎng)高達(dá)48倍。因此，現(xiàn)今業(yè)界雖針對(duì)是否應(yīng)進(jìn)一步以此標(biāo)準(zhǔn)定義DDR5有所爭(zhēng)議，更多人卻傾向發(fā)展新的存儲(chǔ)
關(guān)鍵字： SDRAM DDR4

詳解TINY6410硬件電路設(shè)計(jì)之二

　　書(shū)接上回， CPU，NANDFLASH和SDRAM是嵌入式系統(tǒng)中最重要的三個(gè)組成部分。作為嵌入式系統(tǒng)的神經(jīng)元NANDFLASH，上回得到了充分的分析，不知道你還有印象沒(méi)有。這次我們來(lái)分析下友善的TINY6410的心臟--SDRAM部分。之所以說(shuō)其為嵌入式系統(tǒng)的心臟，是因?yàn)榍度胧较到y(tǒng)在運(yùn)行過(guò)程中，操作系統(tǒng)、應(yīng)用程序等都在其中。如果沒(méi)有該部分，嵌入式系統(tǒng)可以裸機(jī)運(yùn)行，這樣就失去了嵌入式系統(tǒng)的優(yōu)勢(shì)。　　S3C6410支持兩個(gè)DRAM片選，可以分別最大接256MB的內(nèi)存。片內(nèi) DRAM控制器是來(lái)自ARM的
關(guān)鍵字： TINY6410 SDRAM NANDFLASH

存儲(chǔ)器撞墻效應(yīng)誰(shuí)來(lái)解？

　　存儲(chǔ)器撞墻效應(yīng)誰(shuí)來(lái)解？許多業(yè)者將改善記憶體撞墻效應(yīng)的希望寄托在HMC技術(shù)上，不過(guò)目前為止的推進(jìn)仍很緩慢，截至目前為止仍未見(jiàn)有采行HMC記憶體的電腦系統(tǒng)，預(yù)計(jì)2015年才會(huì)登場(chǎng)，即便如期登場(chǎng)，從技術(shù)到系統(tǒng)也歷經(jīng)4年時(shí)間。
關(guān)鍵字：存儲(chǔ)器 AMD SDRAM

基于STM32F4x9的LCD顯示設(shè)計(jì)，硬件設(shè)計(jì)指南

　　隨著人機(jī)界面(GUI)在醫(yī)療、工業(yè)以及消費(fèi)電子各應(yīng)用領(lǐng)域需求的日益增長(zhǎng)，高集成度、高性能的TFT液晶顯示方案成為電子產(chǎn)品設(shè)計(jì)開(kāi)發(fā)的重要組成部分。在無(wú)內(nèi)置液晶控制器的情況下，單片機(jī)與具有內(nèi)置控制器的液晶板之間往往采用串行或并行的總線接口連接，受限于連接總線的數(shù)據(jù)傳輸速度，難以支持較高的顯示分辨率和畫(huà)面質(zhì)量。　　意法半導(dǎo)體推出了基于ARM Cortex-M4內(nèi)核的STM32F4x9微處理器，借助內(nèi)置的LCD-TFT顯示控制器和Chrom-ARM圖形加速器，使SVGA高分辨率和高品質(zhì)顯示畫(huà)面質(zhì)量成為可能
關(guān)鍵字： STM32 LCD SDRAM