首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> dsp+fpga

基于DSP的無線傳感器網(wǎng)絡(luò)定位設(shè)計

  • 基于DSP的無線傳感器網(wǎng)絡(luò)定位設(shè)計-無線傳感器網(wǎng)絡(luò)(Wireless Sensor Network, WSN)具有信息采集、傳輸、處理的功能和動態(tài)的拓撲結(jié)構(gòu)。微小型傳感器節(jié)點具有計算能力、通信能力,將其部署在監(jiān)控區(qū)域內(nèi),構(gòu)成可以自主完成自組織特定任務(wù)的WSN智能網(wǎng)絡(luò)信息系統(tǒng),無線傳感器節(jié)點在監(jiān)控區(qū)域內(nèi)實現(xiàn)自定位。
  • 關(guān)鍵字: 無線傳感器  dsp  無線傳感器網(wǎng)絡(luò)  

FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案

  • FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案-本文針對由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題,提出FPGA與單片機實現(xiàn)數(shù)據(jù)串行通信的解決方案。
  • 關(guān)鍵字: FPGA  串行通信  

FPGA與DSPs高速互聯(lián)的方案

  • FPGA與DSPs高速互聯(lián)的方案-DSP與FPGA高速的數(shù)據(jù)傳輸有三種常用接口方式: EMIF, HPI 和 McBSP 方式。而采用 EMIF 接口方式, 利用 FPGA ( 現(xiàn)場可編程邏輯門陣列) 設(shè)計 FIFO的接口電路,即可實現(xiàn)高速互聯(lián)。
  • 關(guān)鍵字: FPGA  DSPs  

FPGA設(shè)計中對輸入信號的處理

  • FPGA設(shè)計中對輸入信號的處理-一般來說,在全同步設(shè)計中,如果信號來自同一時鐘域,各模塊的輸入不需要寄存。只要滿足建立時間,保持時間的約束,可以保證在時鐘上升沿到來時,輸入信號已經(jīng)穩(wěn)定,可以采樣得到正確的值。
  • 關(guān)鍵字: FPGA  全同步設(shè)計  

3系列FPGA中使用LUT構(gòu)建分布式RAM(4)

  • 3系列FPGA中使用LUT構(gòu)建分布式RAM(4)-前面講了分布式RAM的方方面面,下面以RAM_16S為例,分別給出其在VHDL和Verilog HDL下面的模板代碼(在ISE Project Navigator中選擇 Edit--- Language Templates,然后選擇VHDL 或者Verilog, 最后是Synthesis Templates --- RAM,在中也有具體調(diào)用過程的描述)
  • 關(guān)鍵字: FPGA  LUT  RAM  

3系列FPGA中使用LUT構(gòu)建分布式RAM(3)

  • 3系列FPGA中使用LUT構(gòu)建分布式RAM(3)-前面簡要介紹了Spartan-3系列FPGA中分布式RAM的基本特性。為什么不從更高級的Virtex系列入手呢?我仔細看了一下各個系列的介紹、對比,Spartan系列基本就是Virtex系列的精簡版,其基本原理是一樣的,所以從簡單的入手來融會貫通未嘗不是一個好辦法。
  • 關(guān)鍵字: FPGA  LUT  RAM  

3系列FPGA中使用LUT構(gòu)建分布式RAM(1)

  • 3系列FPGA中使用LUT構(gòu)建分布式RAM(1)-在賽靈思Spartan-3、3E等系列的FPGA中,其邏輯單元CLB中一般含有不同數(shù)量的單端口RAM(SRAM)或者雙端口RAM(DRAM),這里的“單”或者“雙”是由我們開發(fā)人員定義的。
  • 關(guān)鍵字: FPGA  LUT  RAM  

3系列FPGA中使用LUT構(gòu)建分布式RAM(2)

  • 3系列FPGA中使用LUT構(gòu)建分布式RAM(2)-帶有異步寫/同步讀的SRAM,其中的同步讀取可以使用與分布式RAM相關(guān)聯(lián)的觸發(fā)器實現(xiàn)。
  • 關(guān)鍵字: FPGA  LUT  RAM  

工程師對于有關(guān)FPGA項目的九大感言

  • 工程師對于有關(guān)FPGA項目的九大感言-要和人配合。以我們做硬件的工程師為例,測試的時候一般都需要軟件的配合,一個對硬件來說無比復(fù)雜的工作,可能在軟件工程師看來就是幾行簡單的代碼。
  • 關(guān)鍵字: FPGA  

未來只有懂FPGA開發(fā)的人才堪稱計算機專家?

  • 未來只有懂FPGA開發(fā)的人才堪稱計算機專家?-由于微電子和超大規(guī)模集成電路工藝技術(shù)設(shè)備的缺失,使國人根本沒有條件能夠自由地進入這個領(lǐng)域體驗,這是一個嚴重的問題。
  • 關(guān)鍵字: FPGA  嵌入式  計算機  

一個合格FPGA 工程師的基本要求

  • 一個合格FPGA 工程師的基本要求-一個合格的FPGA工程師需要掌握哪些知識?這里根據(jù)自己的一些心得總結(jié)一下,其他朋友可以補充啊。
  • 關(guān)鍵字: FPGA  Verilog  

ARM、DSP、FPGA的區(qū)別是什么?

  • ARM、DSP、FPGA的區(qū)別是什么?-ARM(Advanced RISC Machines)是微處理器行業(yè)的一家知名企業(yè),設(shè)計了大量高性能、廉價、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。
  • 關(guān)鍵字: ARM  DSP  FPGA  

FPGA學(xué)習(xí)流程總結(jié)

  • FPGA學(xué)習(xí)流程總結(jié)-熟悉數(shù)字電路,門電路,組合邏輯電路、時序邏輯電路
  • 關(guān)鍵字: FPGA  門電路  組合邏輯電路  

FPGA/CPLD設(shè)計小技巧

  • FPGA/CPLD設(shè)計小技巧-這是一個在設(shè)計中常犯的錯誤列表這些錯誤常使得你的設(shè)計不可靠或速度較慢為了提高你的設(shè)計性能和提高速度的可靠性你必須確定你的設(shè)計通過所有的這些檢查 。
  • 關(guān)鍵字: FPGA  CPLD  

FPGA的結(jié)構(gòu)特點與開發(fā)

  • FPGA的結(jié)構(gòu)特點與開發(fā)-我這個題目想說明的是,F(xiàn)PGA的內(nèi)部的有其相應(yīng)的Fabric,如何在開發(fā)過程中最好最大限度的使用它。
  • 關(guān)鍵字: FPGA  SRL16  STARTUP  
共9872條 57/659 |‹ « 55 56 57 58 59 60 61 62 63 64 » ›|

dsp+fpga介紹

您好,目前還沒有人創(chuàng)建詞條dsp+fpga!
歡迎您創(chuàng)建該詞條,闡述對dsp+fpga的理解,并與今后在此搜索dsp+fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

DSP+FPGA    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473