首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fifo

FPGA中軟FIFO設(shè)計(jì)和實(shí)現(xiàn)

  • 異步FIFO是一種在電子系統(tǒng)中得到廣泛應(yīng)用的器件，文中介紹了一種基于FPGA的異步FIFO設(shè)計(jì)方法。使用這種方法可以設(shè)計(jì)出高速、高可靠的異步FIFO。
  • 關(guān)鍵字： FPGA  FIFO  軟    

一種基于A／D和DSP的高速數(shù)據(jù)采集技術(shù)

  • 　　摘要 雷達(dá)接收機(jī)將雷達(dá)回波信號(hào)變成中頻信號(hào)，數(shù)字信號(hào)處理系統(tǒng)對(duì)中頻信號(hào)采樣和處理。本文介紹一種基于A/D和DSP的中頻信號(hào)采集技術(shù);給出數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對(duì)A/D與DSP的接口電路進(jìn)行分析。用FIFO作為兩者之間的接口效果很好;DSP通過(guò)CPLD對(duì)采樣時(shí)序進(jìn)行控制，可增強(qiáng)系統(tǒng)的靈活性。 　　關(guān)鍵詞 A/D DSP 高速數(shù)據(jù)采集 FIFO 　　中頻信號(hào)分為和差兩路，高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對(duì)這兩路信號(hào)進(jìn)行采集。對(duì)于兩路數(shù)據(jù)采集電路，A/D與DSP的接口連接是一樣的。兩個(gè)A
  • 關(guān)鍵字： A/D DSP 高速數(shù)據(jù)采集 FIFO  

一種基于A／D和DSP的高速數(shù)據(jù)采集技術(shù)

  • 　　摘要 雷達(dá)接收機(jī)將雷達(dá)回波信號(hào)變成中頻信號(hào)，數(shù)字信號(hào)處理系統(tǒng)對(duì)中頻信號(hào)采樣和處理。本文介紹一種基于A/D和DSP的中頻信號(hào)采集技術(shù);給出數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對(duì)A/D與DSP的接口電路進(jìn)行分析。用FIFO作為兩者之間的接口效果很好;DSP通過(guò)CPLD對(duì)采樣時(shí)序進(jìn)行控制，可增強(qiáng)系統(tǒng)的靈活性。 　　關(guān)鍵詞 A/D DSP 高速數(shù)據(jù)采集 FIFO 　　中頻信號(hào)分為和差兩路，高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對(duì)這兩路信號(hào)進(jìn)行采集。對(duì)于兩路數(shù)據(jù)采集電路，A/D與DSP的接口連接是一樣的。兩個(gè)A
  • 關(guān)鍵字： A/D DSP 高速數(shù)據(jù)采集 FIFO  

基于SRAM和DRAM結(jié)構(gòu)的大容量FIFO的設(shè)計(jì)

  • 分別基于Hynix公司的SRAM HY64UDl6322A和DRAM HY57V281620E，介紹了采用兩種不同的RAM結(jié)構(gòu)，通過(guò)CPLD來(lái)設(shè)計(jì)并實(shí)現(xiàn)大容量FIFO的方法。
  • 關(guān)鍵字： SRAM  DRAM  FIFO  大容量    

基于CPLD控制的通用視頻采集模塊

用FIFO實(shí)現(xiàn)A／D與ARM處理器的接口

  • 介紹如何利用FIFO芯片CY7C4255V實(shí)現(xiàn)高速高精度模／數(shù)轉(zhuǎn)換器AD767l與LPC2200系列ARM處理器的接口。
  • 關(guān)鍵字： FIFO  ARM  處理器  接口    

射頻定時(shí)發(fā)送器基本功能模塊的設(shè)計(jì)

  • 引言  射頻定時(shí)發(fā)送器是射頻控制模塊中的一個(gè)重要組成部分，用于產(chǎn)生需要定時(shí)發(fā)送的射頻控制信號(hào)：AD_ON(模數(shù)轉(zhuǎn)換信號(hào))、DA_ON(數(shù)模轉(zhuǎn)換信號(hào))、APC(自動(dòng)功率控制信號(hào))、AGC(自動(dòng)增益控制信號(hào))和AFC(自動(dòng)頻率控制信號(hào))，再通過(guò)選擇兩個(gè)SPI接口RF_SPI和AD_SPI把控制信號(hào)定時(shí)地傳送到射頻發(fā)送模塊。射頻定時(shí)發(fā)送器需要完成的四種基本功能分別是：定時(shí)發(fā)送、競(jìng)爭(zhēng)發(fā)送、數(shù)據(jù)采樣時(shí)鐘分頻，以及APC_burst模式，如圖1所示，本文將詳細(xì)闡述這些基本功能模塊的設(shè)計(jì)原理。  
  • 關(guān)鍵字： 嵌入式系統(tǒng)  單片機(jī)  射頻  定時(shí)發(fā)送器  FIFO  測(cè)試工具  

基于FPGA的IPV6數(shù)據(jù)包的拆裝實(shí)現(xiàn)

  • 基于FPGA的IPV6數(shù)據(jù)包的拆裝實(shí)現(xiàn) 王志遠(yuǎn), 杜詩(shī)武, 曲 晶(信息工程學(xué)院 信息技術(shù)研究所,河南 鄭州 450002)  　　摘　要：介紹了一種運(yùn)用FPGA將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分分離并重新封裝的方法。利用該方法,可以使IPV6數(shù)據(jù)包的拆裝處理速度達(dá)到2Gbit/s以上。 　　關(guān)鍵詞：FPGA IPV6數(shù)據(jù)包 拆裝 FIFO 　　筆者在參與國(guó)家“863”重大專題項(xiàng)目“高速密碼芯片及驗(yàn)證平臺(tái)系統(tǒng)”的過(guò)程中,遇到了將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分拆開(kāi),然后把數(shù)據(jù)部分送密碼芯片進(jìn)行加
  • 關(guān)鍵字： FIFO  FPGA  IPV6數(shù)據(jù)包  拆裝  

無(wú)線數(shù)據(jù)傳輸后端RFW—D100的原理與應(yīng)用

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： MCU  藍(lán)牙  CPU  FIFO  Wi-Fi  

利用FPGA實(shí)現(xiàn)異步FIFO設(shè)計(jì)

  • 本文系統(tǒng)地介紹了一種由數(shù)字信號(hào)處理器TMS320C6416、可編程邏輯器件Spartan3E構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)。
  • 關(guān)鍵字： FPGA  FIFO    

新的FT2232C型USB UART/FIFO電路的特征及應(yīng)用

  • FT2232C是一款USB到UART/FIFO轉(zhuǎn)換電路。文中介紹FT2232C的特性、工作原理及應(yīng)用領(lǐng)域，給出該電路在各種不同場(chǎng)合的典型應(yīng)用電路。
  • 關(guān)鍵字： 2232C  FIFO  UART    

用FIFO實(shí)現(xiàn)高速模數(shù)轉(zhuǎn)換器與TMS320C6000系列DSP的

  • 說(shuō)明了如何使用CY7C4265-10AC FIFO來(lái)實(shí)現(xiàn)TMS320C6205與AD904AST模數(shù)轉(zhuǎn)換器的接口，詳細(xì)介紹了TMS320C6205讀取FIFO中數(shù)據(jù)的速度以及如何設(shè)置EMIF的CExCTL寄存器的接口時(shí)序。
  • 關(guān)鍵字： C6000  FIFO  320C    

基于PCI總線的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)

  • 摘    要：本文介紹了一種基于PCI總線的高速實(shí)時(shí)數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)方法，主要討論了高速數(shù)據(jù)采集的存儲(chǔ)與傳輸?shù)挠布鉀Q方案，以及該系統(tǒng)的控制邏輯的實(shí)現(xiàn)，最后給出了控制邏輯仿真波形。關(guān)鍵詞：PCI總線；CPCI總線；高速實(shí)時(shí)數(shù)據(jù)采集；FIFO；CPLD 引言目前的大多數(shù)雷達(dá)信號(hào)處理機(jī)都是采用自定義總線，不具有通用性，每進(jìn)行一些系統(tǒng)功能的改變就需要大量的硬件改動(dòng)。而CPCI總線作為一種新興的工業(yè)總線，其采用了PCI總線的電氣特性以及VME總線的物理特性，兼具了二者的優(yōu)點(diǎn)
  • 關(guān)鍵字： CPCI總線  CPLD  FIFO  PCI總線  高速實(shí)時(shí)數(shù)據(jù)采集  

異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

  • 首先介紹異步FIFO的概念、應(yīng)用及其結(jié)構(gòu)，然后分析實(shí)現(xiàn)異步FIFO的難點(diǎn)問(wèn)題及其解決辦法；在傳統(tǒng)設(shè)計(jì)的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對(duì)其進(jìn)行綜合仿真和FPGA實(shí)現(xiàn)。
  • 關(guān)鍵字： FIFO  FPGA    

用FIFO設(shè)計(jì)A/D與DSP之間的接口

  • 在采用CCD對(duì)非透明薄板厚度的測(cè)量系統(tǒng)設(shè)計(jì)中，采用高速A/D和DSP等器件進(jìn)行電路設(shè)計(jì)可以確定CCD的像點(diǎn)位置。
  • 關(guān)鍵字： 之間  接口  DSP  A/D  設(shè)計(jì)  FIFO  
共124條 8/9 |‹ « 1 2 3 4 5 6 7 8 9 »

fifo介紹

采用FIFO方式時(shí)，信息被以所收到的次序進(jìn)行傳輸。 表示信息存儲(chǔ)的一種數(shù)據(jù)結(jié)構(gòu)，含義是先進(jìn)入的對(duì)象先取出。隊(duì)列（Queue ）就是基于這種性質(zhì)實(shí)現(xiàn)的。 FIFO( First In First Out)簡(jiǎn)單說(shuō)就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來(lái)越大，體積越來(lái)越小，價(jià)格越來(lái)越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采 [ 查看詳細(xì) ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473