fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

FPGA助力高速未來(lái)

超級(jí)高鐵技術(shù)是一種十分新潮的交通概念，它有望以其高速、低壓系統(tǒng)重新定義移動(dòng)出行的未來(lái)。超級(jí)高鐵的核心是在密封管網(wǎng)絡(luò)中，乘客艙在磁懸浮和電力推進(jìn)下，以超高速度行駛。確保如此復(fù)雜系統(tǒng)的無(wú)縫運(yùn)行和安全性需要先進(jìn)的控制和監(jiān)控功能，而這正是FPGA的用武之地。FPGA提供無(wú)與倫比的靈活性、安全性和高性能，可處理各類復(fù)雜任務(wù)，包括管理超級(jí)高鐵網(wǎng)絡(luò)中的推進(jìn)、導(dǎo)航和通信等。憑借自身的可重新編程性、行業(yè)領(lǐng)先的安全功能和實(shí)時(shí)數(shù)據(jù)處理能力，F(xiàn)PGA在優(yōu)化超級(jí)高鐵運(yùn)輸系統(tǒng)的效率和可靠性方面發(fā)揮著關(guān)鍵作用，為更快、更安全、更可持續(xù)
關(guān)鍵字： FPGA 萊迪思 Lattice Swissloop

新型的FPGA器件將支持多樣化AI/ML創(chuàng)新進(jìn)程

近日舉辦的GTC大會(huì)把人工智能/機(jī)器學(xué)習(xí)（AI/ML）領(lǐng)域中的算力比拼又帶到了一個(gè)新的高度，這不只是說(shuō)明了通用圖形處理器（GPGPU）時(shí)代的來(lái)臨，而是包括GPU、FPGA和NPU等一眾數(shù)據(jù)處理加速器時(shí)代的來(lái)臨，就像GPU以更高的計(jì)算密度和能效勝出CPU一樣，各種加速器件在不同的AI/ML應(yīng)用或者細(xì)分市場(chǎng)中將各具優(yōu)勢(shì)，未來(lái)并不是只要貴的而是更需要對(duì)的。此次GTC上新推出的用于AI/ML計(jì)算或者大模型的B200芯片有一個(gè)顯著的特點(diǎn)，它與傳統(tǒng)的圖形渲染GPU大相徑庭并與上一代用于AI/ML計(jì)算的GPU很不一樣。
關(guān)鍵字： FPGA AI ML Achronix

AMD 推出 Spartan UltraScale+ 系列，專為成本敏感型邊緣應(yīng)用打造

2024 年 3 月 5 日，加利福尼亞州圣克拉拉—— AMD（超威，納斯達(dá)克股票代碼：AMD）宣布推出 AMD Spartan? UltraScale+? FPGA 系列，這是廣泛的 AMD 成本優(yōu)化型 FPGA 和自適應(yīng) SoC 產(chǎn)品組合的最新成員。Spartan UltraScale+ 器件能為邊緣端各種 I/O 密集型應(yīng)用提供成本效益與高能效性能，在基于 28 納米及以下制程技術(shù)的 FPGA 領(lǐng)域帶來(lái)業(yè)界極高的 I/O 邏輯單元比，較之前代產(chǎn)品可帶來(lái)高達(dá) 30% 的總功耗下降1，同時(shí)還涵蓋 AMD
關(guān)鍵字： FPGA Spartan UltraScale

全新 Spartan UltraScale+ FPGA 系列 - 以小型封裝實(shí)現(xiàn)高 I/O 和低功耗

在構(gòu)建嵌入式應(yīng)用的過(guò)程中，硬件設(shè)計(jì)人員長(zhǎng)期以來(lái)面臨著艱難的取舍，為推動(dòng)產(chǎn)品快速上市，他們必須在成本、I/O 數(shù)量和邏輯密度要求之間達(dá)成平衡。我們非常高興地宣布一款解決方案讓這種取舍自此成為歷史: 全新 AMD Spartan UltraScale+ FPGA 低成本系列帶來(lái)出色的 I/O 邏輯單元比、低功耗以及強(qiáng)大的安全功能，同時(shí)兼具小型尺寸。AMD Spartan UltraScale+ FPGA 系列在價(jià)格、功耗、功能和尺寸之間取得了良好的平衡，為我們的成本優(yōu)化型產(chǎn)品組合提供有力補(bǔ)充
關(guān)鍵字： AMD UltraScale FPGA

R1芯片：Apple Vision Pro中最神秘的角落

沒(méi)錯(cuò)，看到標(biāo)題各位一定已經(jīng)知道了，本篇文章我們接著來(lái)聊一聊Apple Vision Pro。Apple Vision Pro在北美正式發(fā)售至今已經(jīng)過(guò)了一個(gè)月多了，筆者也是寫了數(shù)篇文章來(lái)講解了這款A(yù)pple全新的空間計(jì)算設(shè)備，那為什么今天還來(lái)探討Apple Vision Pro呢？因?yàn)?，筆者突然意識(shí)到有一個(gè)十分重要的部件，一直沒(méi)有涉及，這便是Apple Vision Pro之中全新搭載的芯片，用于空間計(jì)算的R1芯片。單從Apple發(fā)布會(huì)的公開(kāi)信息來(lái)看，R1 芯片是為應(yīng)對(duì)實(shí)時(shí)傳感器處理任務(wù)而設(shè)計(jì)的。它負(fù)責(zé)處理
關(guān)鍵字： Apple XR頭顯 Vision Pro R1 SoC

消息稱三星計(jì)劃增加自家 Exynos 芯片的使用，以降低成本

IT之家 3 月 17 日消息，過(guò)去幾年里，三星在高端芯片方面對(duì)高通的依賴程度顯著增加。其可折疊手機(jī)系列一直只采用高通驍龍芯片，Galaxy S23 系列也全部搭載了高通芯片。三星自家的 Exynos 芯片僅在今年推出的 Galaxy S24 系列中得以回歸，部分市場(chǎng)也仍然搭載驍龍?zhí)幚砥?。芯片是三星移?dòng)部門成本投入最大部分的之一，如果高通漲價(jià)，三星就別無(wú)選擇，只能接受他們的報(bào)價(jià)。據(jù)悉高通芯片的價(jià)格相當(dāng)高，三星似乎希望從今年開(kāi)始在更多 Galaxy 設(shè)備中使用 Exynos 芯片來(lái)降低成本。一份近
關(guān)鍵字：三星 Exynos 芯片 SoC 智能手機(jī)

嘉楠基于RISC-V的端側(cè)AIoT SoC采用了芯原的ISP IP和GPU IP

芯原股份（芯原）近日宣布嘉楠科技（嘉楠）全球首款支持RISC-V Vector 1.0標(biāo)準(zhǔn)的商用量產(chǎn)端側(cè)AIoT芯片K230集成了芯原的圖像信號(hào)處理器（ISP）IP ISP8000、畸變矯正（DeWarp）處理器IP DW200，以及2.5D圖形處理器（GPU）IP GCNanoV。該合作極大地優(yōu)化了高精度、低延遲的端側(cè)AIoT解決方案，可廣泛適用于各類智能產(chǎn)品及場(chǎng)景，如邊緣側(cè)大模型多模態(tài)接入終端、3D結(jié)構(gòu)光深度感知模組、交互型機(jī)器人、開(kāi)源硬件，以及智能制造、智能家居和智能教育相關(guān)硬件設(shè)備等。芯原的ISP
關(guān)鍵字：嘉楠 RISC-V AIoT SoC 芯原 ISP IP GPU IP

高通驍龍 X Elite 大戰(zhàn)英特爾酷睿 Ultra 7 155H：UL Proycon 跑分高出 261%

IT之家 3 月 13 日消息，YouTube 頻道 Erdi ?züa? 在最新一期視頻中，對(duì)比測(cè)試了高通公司的 12 核驍龍 X Elite 與英特爾的酷睿 Ultra 7 155H 處理器，結(jié)果顯示前者在處理 AI 任務(wù)方面更勝一籌。?züa? 測(cè)試的機(jī)型搭載功耗為 28W 的高通驍龍 X Elite X1E80100 型號(hào) CPU，配備 64GB 的 LPDDR5x 內(nèi)存。在 UL Proycon 基準(zhǔn)測(cè)試，高通公司的驍龍 X Elite X1E80100 CPU 在性能數(shù)據(jù)上
關(guān)鍵字：高通英特爾 SoC

第六代Spartan FPGA迎接智能邊緣互聯(lián)新挑戰(zhàn)

預(yù)計(jì)到2028年，物聯(lián)網(wǎng)設(shè)備的數(shù)量將增加一倍以上，處理能力需求也將同步增長(zhǎng)。設(shè)備數(shù)量的激增會(huì)推動(dòng)產(chǎn)生對(duì)于更高數(shù)量I/O的需求、對(duì)更通用I/O的需求，以及對(duì)于邊緣端安全解決方案的需求；處理能力需求的提升則需要更強(qiáng)且更有效率的處理器，這些需求的驅(qū)動(dòng)下，經(jīng)濟(jì)型FPGA迎來(lái)了全新的市場(chǎng)發(fā)展機(jī)遇。作為經(jīng)濟(jì)型FPGA的經(jīng)典系列，從1998年Spartan FPGA首發(fā)以來(lái)持續(xù)推動(dòng)著包括日常所使用技術(shù)的進(jìn)步以及醫(yī)療機(jī)器人和宇航探索等很多突破性的進(jìn)展，特別是最近這些年在諸多邊緣互聯(lián)應(yīng)用中收獲了廣泛的應(yīng)用場(chǎng)景。在總結(jié)Sp
關(guān)鍵字： Spartan FPGA 智能邊緣

Achronix以創(chuàng)新FPGA技術(shù)推動(dòng)智能汽車與先進(jìn)出行創(chuàng)新

全球領(lǐng)先的高性能現(xiàn)場(chǎng)可編程門陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）提供商Achronix Semiconductor公司宣布，該公司參加了由私募股權(quán)和風(fēng)險(xiǎn)投資公司Baird Capital舉辦的“Baird車技術(shù)與出行大會(huì)（Baird Vehicle Technology & Mobility Conference）”。Achronix此舉是為了聯(lián)絡(luò)更多的創(chuàng)新者和投資者，共同推動(dòng)更加先進(jìn)的FPGA技術(shù)更廣泛地應(yīng)用于智能汽車、自動(dòng)駕駛、ADAS和其他先進(jìn)出行方式。Bai
關(guān)鍵字： Achronix FPGA 智能汽車

Ceva加入Arm Total Design加速開(kāi)發(fā)面向基礎(chǔ)設(shè)施和非地面網(wǎng)絡(luò)衛(wèi)星的端到端5G SoC

幫助智能邊緣設(shè)備更可靠、更高效地連接、感知和推斷數(shù)據(jù)的全球領(lǐng)先硅產(chǎn)品和軟件IP授權(quán)許可廠商Ceva公司近日宣布加入Arm Total Design，旨在加速開(kāi)發(fā)基于Arm? Neoverse?計(jì)算子系統(tǒng)(CSS)和Ceva PentaG-RAN 5G平臺(tái)的端到端5G定制SoC，用于包括5G基站、Open RAN設(shè)備和5G非地面網(wǎng)絡(luò)(NTN)衛(wèi)星在內(nèi)的無(wú)線基礎(chǔ)設(shè)施。Neoverse CSS 是經(jīng)過(guò)優(yōu)化、集成和驗(yàn)證的平臺(tái)，能夠以更低成本和更快上市時(shí)間實(shí)現(xiàn)定制硅片設(shè)計(jì)。它與Ceva PentaG-RAN(全面的
關(guān)鍵字： Ceva Arm Total Design 非地面網(wǎng)絡(luò)衛(wèi)星 5G SoC

英特爾成立獨(dú)立FPGA公司Altera

3月1日，英特爾宣布，成立全新的FPGA（現(xiàn)場(chǎng)可編程門陣列）半導(dǎo)體公司Altera，并計(jì)劃在未來(lái)兩到三年內(nèi)為Altera進(jìn)行股票發(fā)行。據(jù)了解，2015年，英特爾斥資167億美元收購(gòu)Altera，也是迄今為止該公司最大額的并購(gòu)交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具，同時(shí)也加強(qiáng)了供應(yīng)鏈的韌性，以在FPGA市場(chǎng)繼續(xù)保持領(lǐng)先地位。英特爾表示，Altera的產(chǎn)品組合將更加多元化，包含業(yè)界唯一內(nèi)置AI能力的FPGA。Altera FPGA在云端運(yùn)算、數(shù)據(jù)中心、工業(yè)自動(dòng)化、通
關(guān)鍵字：英特爾 FPGA

10 月見(jiàn)，高通驍龍 8 Gen 4 將登場(chǎng)：配自研 Oryon 核心

IT之家 2 月 29 日消息，高通高級(jí)副總裁兼首席營(yíng)銷官唐?莫珂東（Don McGuire）出席 MWC 2024 大展，宣布將于 2024 年 10 月舉辦驍龍峰會(huì)，屆時(shí)公司將發(fā)布旗艦產(chǎn)品驍龍 8 Gen 4 SoC。莫珂東在視頻中鼓勵(lì)消費(fèi)者擁抱人工智能，并表示人工智能在短期內(nèi)不會(huì)取代人類，而會(huì)充當(dāng)?shù)诹?/ 第二大腦。IT之家此前報(bào)道，高通驍龍 8 Gen 4 芯片將采用定制的“Phoenix”核心，采用“2+6”的集群設(shè)計(jì)方案以及 Slice GPU 架構(gòu)。有消息稱驍
關(guān)鍵字：驍龍 SoC 高通

英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera

今天，英特爾宣布成立全新獨(dú)立運(yùn)營(yíng)的FPGA公司——Altera。在FPGA Vision線上研討會(huì)期間，首席執(zhí)行官Sandra Rivera和首席運(yùn)營(yíng)官Shannon Poulin進(jìn)行了分享，展示其在超過(guò)550億美元的市場(chǎng)中保持領(lǐng)先性的戰(zhàn)略規(guī)劃，強(qiáng)調(diào)將通過(guò)打造集成AI功能的FPGA等舉措，進(jìn)一步豐富公司的產(chǎn)品組合，同時(shí)亦表明將持續(xù)助力客戶應(yīng)對(duì)不斷增加的挑戰(zhàn)。會(huì)上，Altera也作為新公司的品牌正式對(duì)外公布。Altera首席執(zhí)行官Sandra Rivera表示，“現(xiàn)階段，客戶正面臨日益復(fù)雜的技術(shù)挑戰(zhàn)，而我們
關(guān)鍵字：英特爾 FPGA Altera

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來(lái)的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件平臺(tái)，其主要特點(diǎn)就是完全由用戶通過(guò)軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級(jí)PLD時(shí)，不需額外地改變PCB電路板，只是在計(jì)算機(jī)上修改和更新程序，使硬件設(shè)計(jì)工作成為軟件開(kāi)發(fā)工作，縮短了系統(tǒng)設(shè)計(jì)的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
關(guān)鍵字： FPGA CPLD