首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga：quartusⅡ

基于FPGA的車電總線接口技術(shù)研究

  • 為提高集成架構(gòu)中車電總線通信速率，結(jié)合綜合化處理系統(tǒng)項(xiàng)目要求，采用雙總線結(jié)合的方式，利用CAN總線和FlexRay總線實(shí)現(xiàn)功能及搭配上的互補(bǔ)，提出一種基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的總線接口單元設(shè)計(jì)方案。通過(guò)FPGA完
  • 關(guān)鍵字： FPGA    FlexRay總線    CAN總線    總線接口  

FPGA復(fù)位的可靠性設(shè)計(jì)方法

  • 對(duì)FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較。針對(duì)FPGA在復(fù)位過(guò)程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計(jì)可靠性的4種方法，包括清除復(fù)位信號(hào)上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位
  • 關(guān)鍵字： FPGA    復(fù)位可靠性    同步復(fù)位    異步復(fù)位  

基于FPGA的數(shù)字存儲(chǔ)示波器對(duì)外圍芯片的控制設(shè)計(jì)

  • 數(shù)字存儲(chǔ)示波器作為測(cè)試技術(shù)的重要工具，被廣泛應(yīng)用于各個(gè)領(lǐng)域，并逐步取代傳統(tǒng)模擬示波器。其采樣數(shù)據(jù)是波形運(yùn)算和分析的基礎(chǔ)，直接影響到整個(gè)數(shù)字存儲(chǔ)示波器的準(zhǔn)確性。從這點(diǎn)出來(lái)，提出采用現(xiàn)場(chǎng)可編程邏輯器件(
  • 關(guān)鍵字： 數(shù)字存儲(chǔ)示波器    FPGA  

基于FPGA的RS(255，239)編譯碼器設(shè)計(jì)及實(shí)現(xiàn)方法

  • RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯(cuò)誤，又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng)，為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問(wèn)題，文中提出了RS編碼的實(shí)現(xiàn)方
  • 關(guān)鍵字： RS編譯碼    FPGA    伽羅華域    BM算法    Chien搜索  

多通道實(shí)時(shí)陣列信號(hào)處理系統(tǒng)的設(shè)計(jì)

  • 摘要：以全數(shù)字化信號(hào)產(chǎn)生和數(shù)字波束形成處理為基礎(chǔ)的數(shù)字化陣列雷達(dá)已成為當(dāng)代相控陣?yán)走_(dá)技術(shù)發(fā)展的一個(gè)重要趨勢(shì)，本文針對(duì)現(xiàn)代數(shù)字化陣列雷達(dá)對(duì)多通道數(shù)據(jù)采集和實(shí)時(shí)處理的需求，設(shè)計(jì)了一種基于FPGA的多通道實(shí)時(shí)陣
  • 關(guān)鍵字： 陣列信號(hào)  多通道采集  FPGA  數(shù)字波束合成  

FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口及LVDS應(yīng)用訣竅

  • 現(xiàn)場(chǎng)可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。本文簡(jiǎn)要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場(chǎng)可編程門陣列
  • 關(guān)鍵字： FPGA    ADC    LVDS    JESD204    接口方式  

完善FPGA系統(tǒng)設(shè)計(jì)的三原則

  • 一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計(jì)的工作頻率是不固定的，而是和設(shè)計(jì)本身的延遲緊密相連)。
  • 關(guān)鍵字： FPGA    系統(tǒng)設(shè)計(jì)    設(shè)計(jì)原則  

基于DSP的某導(dǎo)航計(jì)算機(jī)模塊的設(shè)計(jì)

  • 摘要：隨著現(xiàn)代導(dǎo)航技術(shù)的發(fā)展，慣性導(dǎo)航作為一種自主導(dǎo)航技術(shù)已經(jīng)廣泛應(yīng)用于多種武器系統(tǒng)中，而導(dǎo)航計(jì)算機(jī)又是捷聯(lián)式慣導(dǎo)的核心部件。文章提出了一種采用基于DSP的某型導(dǎo)航計(jì)算機(jī)模塊的解決方案，設(shè)計(jì)方案采用雙處理
  • 關(guān)鍵字： DSP  CAN  FPGA  光電隔離  慣導(dǎo)  

Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗實(shí)現(xiàn)突破

  • Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng))，Altera公司產(chǎn)品營(yíng)銷資深總監(jiān)Patrick Dorsey表示，第10代器件在工藝技術(shù)和體系結(jié)構(gòu)基礎(chǔ)上都進(jìn)行了優(yōu)化，以最低功耗實(shí)現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首
  • 關(guān)鍵字： FPGA  EDA  集成  

FPGA在高清低碼流視頻編碼中應(yīng)用案例

  • 3G網(wǎng)絡(luò)和智能手機(jī)的迅速普及推動(dòng)了移動(dòng)互聯(lián)網(wǎng)的發(fā)展，為安防網(wǎng)絡(luò)從局域網(wǎng)擴(kuò)展到移動(dòng)互聯(lián)網(wǎng)提供了條件。通過(guò)對(duì)移動(dòng)互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實(shí)測(cè)可以知，512 Kbps是一個(gè)有效而且可靠的帶寬值，如果能夠在這個(gè)帶
  • 關(guān)鍵字： FPGA    視頻編碼  

三柵極技術(shù)給FPGA帶來(lái)突破性優(yōu)勢(shì)

  • 本文考察了半導(dǎo)體制造業(yè)中晶體管設(shè)計(jì)從傳統(tǒng)平面向3D結(jié)構(gòu)轉(zhuǎn)化的影響，以及其對(duì)可編程邏輯器件性能的顯著提升。引言2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的
  • 關(guān)鍵字： 三柵極    FPGA    3D結(jié)構(gòu)    可編程邏輯器件  

克服FPGA電路板設(shè)計(jì)挑戰(zhàn)

  • 如果你在采用FPGA的電路板設(shè)計(jì)方面的經(jīng)驗(yàn)很有限或根本沒有，那么在新的項(xiàng)目中使用FPGA的前景就十分堪憂——特別是如果FPGA是一個(gè)有1000個(gè)引腳的大塊頭。繼續(xù)閱讀本文將有助于你的FPGA選型和設(shè)計(jì)過(guò)程，并且
  • 關(guān)鍵字： 電路板    開發(fā)板    引腳分配    FPGA    SSN  

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

  • 我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問(wèn)題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問(wèn)題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個(gè)難題，至少技術(shù)和術(shù)語(yǔ)隨
  • 關(guān)鍵字： ASIC    ASSP    SoC    FPGA  

基于BF533和FPGA的雷達(dá)信號(hào)模擬器設(shè)計(jì)實(shí)現(xiàn)

  • 隨著軍事技術(shù)的高速發(fā)展，現(xiàn)代雷達(dá)系統(tǒng)面臨著嚴(yán)峻的挑戰(zhàn)。為適應(yīng)新形勢(shì)，在現(xiàn)代數(shù)字信號(hào)處理技術(shù)和數(shù)字計(jì)算機(jī)高速發(fā)展的基礎(chǔ)上，計(jì)算機(jī)仿真技術(shù)得到廣泛應(yīng)用，這也促使雷達(dá)信號(hào)模擬技術(shù)快速發(fā)展。雷達(dá)信號(hào)模擬器是現(xiàn)
  • 關(guān)鍵字： 雷達(dá)信號(hào)模擬器  DSP  FPGA  數(shù)字頻率合成  

JESD204B轉(zhuǎn)換器內(nèi)確定性延遲解密

  • 對(duì)于需要一系列同步模數(shù)轉(zhuǎn)換器(ADC)的高速信號(hào)采樣和處理應(yīng)用，轉(zhuǎn)換器具有去相位偏移和匹配延遲變化的能力至關(guān)重要。圍繞該特性展開的系統(tǒng)設(shè)計(jì)極為關(guān)鍵，因?yàn)閺哪M采樣點(diǎn)到處理模塊之間的任何延遲失配都會(huì)使性能下
  • 關(guān)鍵字： JESD204B    ADC    FPGA  
共6384條 107/426 |‹ « 105 106 107 108 109 110 111 112 113 114 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473