首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> fpga：quartusⅡ

JPEG實(shí)時(shí)編解碼系統(tǒng)的設(shè)計(jì)方案，軟硬件實(shí)現(xiàn)

  • 本設(shè)計(jì)主要有兩大部分組成：第一部分為圖像編碼服務(wù)器端，第二部分為圖像解碼客戶端。對(duì)于圖像編碼服務(wù)器端可分為：圖像采集模塊、JPEG編碼模塊、網(wǎng)絡(luò)（Internet）傳輸數(shù)據(jù)模塊（包括壓縮碼流和控制指令傳輸及接收）；對(duì)于圖像解碼客戶端可分為：JPEG解碼模塊、VGA顯示模塊。在軟硬件結(jié)合控制下，實(shí)現(xiàn)服務(wù)器端進(jìn)行圖像的采集，通過Interne
  • 關(guān)鍵字： JPEG  實(shí)時(shí)編解碼  FPGA  圖像采集  

函數(shù)信號(hào)發(fā)生器和示波器二合一儀器設(shè)計(jì)，提供源碼

  • 采用Xilinx的FPGA來實(shí)現(xiàn)主控制器。Xilinx的FPGA的內(nèi)部IP核可以方便的產(chǎn)生DDS波形，這樣就方便我們能夠更好的產(chǎn)生想要的波形。
  • 關(guān)鍵字： 函數(shù)信號(hào)發(fā)生器  示波器  FPGA  

輕松實(shí)現(xiàn)3D圖形處理的設(shè)計(jì)技巧

  • 3D圖形繪制技術(shù)的本質(zhì)，是通過一系列算法來模擬自然界中物體在人眼中成像的過程，算法從幾何建模、空間變換到計(jì)算空間中每個(gè)點(diǎn)的光照、陰影以及紋理等等。算法越趨近真實(shí)，物體的繪制效果也越逼真。顯然，以有限性能的數(shù)字系統(tǒng)去還原真實(shí)的自然界是極其困難的，考慮的因素越多越細(xì)，系統(tǒng)的復(fù)雜度越高，實(shí)時(shí)性越低。
  • 關(guān)鍵字： 3D圖形處理  掃描光柵  FPGA  頂點(diǎn)處理器  

嵌入式系統(tǒng)VGA顯示接口的系統(tǒng)實(shí)現(xiàn)，軟硬件解決方案

  • 在許多嵌入式系統(tǒng)中，為了實(shí)現(xiàn)良好的人機(jī)界面，這就對(duì)系統(tǒng)的MCU和顯示設(shè)備提出了更高的要求。若能用低速的MCU實(shí)現(xiàn)和PC機(jī)類似的顯示效果，將會(huì)大幅度提高產(chǎn)品的附加值。
  • 關(guān)鍵字： VGA  嵌入式系統(tǒng)  顯示接口  FPGA  

磁懸浮電機(jī)數(shù)字控制器解決方案，提供器件選型

  • 設(shè)計(jì)了一個(gè)基于模糊控制的變參數(shù)PID控制器，利用模糊控制的專家推理能力，實(shí)時(shí)調(diào)整PID的系數(shù)，以FPGA硬件電路實(shí)現(xiàn)算法程序，以改善磁懸浮電機(jī)控制系統(tǒng)的控制品質(zhì)。
  • 關(guān)鍵字： 磁懸浮電機(jī)  數(shù)字控制器  FPGA  

一種基于FPGA的T-MPLS網(wǎng)絡(luò)Gb/s核心節(jié)點(diǎn)的設(shè)計(jì)

  • 主要內(nèi)容是為實(shí)現(xiàn)T-MPLS技術(shù)于傳送網(wǎng)絡(luò)中的應(yīng)用。新的面向連接的分組傳送技術(shù)T-MPLS中，高速率的數(shù)據(jù)轉(zhuǎn)發(fā)交換是其實(shí)現(xiàn)的關(guān)鍵。項(xiàng)目設(shè)計(jì)了一種基于FPGA的四端口千兆速率T-MPLS交換芯片的實(shí)現(xiàn)方案，用以完成T-MPLS網(wǎng)絡(luò)中數(shù)據(jù)交換轉(zhuǎn)發(fā)，同時(shí)在邊緣節(jié)點(diǎn)完成業(yè)務(wù)的上下路，并進(jìn)一步完成網(wǎng)絡(luò)控制和管理平面的設(shè)計(jì)。
  • 關(guān)鍵字： T-MPLS網(wǎng)絡(luò)  核心節(jié)點(diǎn)  FPGA  VIIPro  

基于軟件無線電的通信系統(tǒng)試驗(yàn)平臺(tái)的設(shè)計(jì)實(shí)現(xiàn)，軟硬件原理、架構(gòu)

  • 本項(xiàng)目為一個(gè)基于 DSP 和 FPGA 的軟件無線電實(shí)驗(yàn)平臺(tái)。是由可編程器件 DSP 和可重構(gòu)邏輯器件 FPGA 搭建而成的，可提供了一個(gè)良好的數(shù)字無線通信環(huán)境，可以將多種調(diào)制解調(diào)算法在實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)，并能實(shí)現(xiàn)多種模式之間的切換。為學(xué)生可能通過自主編程來實(shí)現(xiàn)通信系統(tǒng)的相關(guān)功能，有助于學(xué)習(xí)和鞏固相關(guān)知識(shí)。
  • 關(guān)鍵字： 軟件無線電  通信系統(tǒng)  FPGA  QPSK  Spartan3E  

基于FPGA的指紋識(shí)別模塊設(shè)計(jì)

  • 本模塊采用xilinx公司的Spartan 3E系列XC3S500E型FPGA作為核心控制芯片，通過富士通公司的MFS300滑動(dòng)式電容指紋傳感器對(duì)指紋圖象進(jìn)行提取，然后對(duì)提取的指紋圖像進(jìn)行灰度濾波、圖像增強(qiáng)、二值化、二值去噪、細(xì)化等預(yù)處理，得到清晰的指紋圖象，再從清晰的指紋圖象中提取指紋特征點(diǎn)，存入外部FLASH作為建檔模板
  • 關(guān)鍵字： 指紋識(shí)別  傳感器  FPGA  

基于FPGA的2.45G RFID閱讀器基帶系統(tǒng)設(shè)計(jì)，硬件原理、框圖

  • 主要實(shí)現(xiàn)基帶信號(hào)處理與信息管理。具體包括：曼徹斯編碼、米勒解碼、GMSK調(diào)制/解調(diào)、BPSK解調(diào)/解調(diào)、防碰撞算法、網(wǎng)絡(luò)接口協(xié)議。
  • 關(guān)鍵字： RFID  閱讀器基帶  FPGA  多普勒頻移  數(shù)字補(bǔ)償  

基于FPGA的點(diǎn)陣LED顯示屏控制器的設(shè)計(jì)

  • LED屏幕在現(xiàn)代信息化的社會(huì)里應(yīng)用越來越廣泛，而它的靈魂是其內(nèi)部的控制器。傳統(tǒng)的LED控制器絕大部分是基于單片機(jī)設(shè)計(jì)的，這種控制器在控制單色或雙色點(diǎn)陣是足夠的，但是使用它來控制多彩色的LED屏和高分辨率的LED屏，是非常困難的。為解決這一問題，本文提出了一種基于FPGA的LED點(diǎn)陣屏的控制器設(shè)計(jì)。
  • 關(guān)鍵字： 控制器  LED顯示  FPGA  

SOPC實(shí)現(xiàn)4路高清攝像頭視頻處理的方案設(shè)計(jì)，軟硬件架構(gòu)

  • 本項(xiàng)目基于高性能FPGA開發(fā)平臺(tái)，實(shí)現(xiàn)4路高速CCD攝像頭視頻數(shù)據(jù)采集，采用基于SIFT特征點(diǎn)提取算法進(jìn)行圖像特征提取與匹配，并采用了加權(quán)平均方法對(duì)視頻進(jìn)行拼接，實(shí)現(xiàn)4路視頻的實(shí)時(shí)拼接的環(huán)視SOC系統(tǒng)設(shè)計(jì)。
  • 關(guān)鍵字： SOPC  視頻處理  SIFT算法  FPGA  Spartan-6  

DIY你的體感游戲：人體動(dòng)作識(shí)別系統(tǒng)的設(shè)計(jì)，提供軟硬件實(shí)現(xiàn)方案

  • 本項(xiàng)目使用Virtex-5 OpenSPARC評(píng)估平臺(tái)，首先通過VGA解碼芯片，將PC機(jī)中的視頻流數(shù)據(jù)解碼出R、G、B信號(hào)值和場(chǎng)、行信號(hào)。然后使用OV7670數(shù)字?jǐn)z像頭，攝取人體的手部動(dòng)作，運(yùn)用一定的算法，對(duì)攝像頭數(shù)據(jù)進(jìn)行處理，判定此時(shí)的人體動(dòng)作，然后將其與RGB分量信號(hào)進(jìn)行疊加，通過配置DVI接口芯片，將疊加后的圖像送至顯示器顯示。
  • 關(guān)鍵字： Virtex-5  動(dòng)作識(shí)別  DIY  數(shù)字?jǐn)z像頭  FPGA  

大熱的虹膜身份識(shí)別系統(tǒng)設(shè)計(jì)，提供軟硬件參考解決方案

  • 使用FPGA進(jìn)行虹膜特征的提取和匹配計(jì)算。將用戶的虹膜特征數(shù)據(jù)事先存儲(chǔ)在數(shù)據(jù)庫中，捕獲測(cè)試者的虹膜圖像，通過預(yù)處理以及特征提取，得到待測(cè)特征數(shù)據(jù)，與數(shù)據(jù)庫中的特征數(shù)據(jù)進(jìn)行模式匹配，根據(jù)Bayes最大后驗(yàn)概率準(zhǔn)則判斷測(cè)試者的身份。
  • 關(guān)鍵字： 虹膜身份識(shí)別  Spartan3E  攝像頭  虹膜圖像  FPGA  

DIY小發(fā)明：打造你自己的流媒體播放器，解決方案、硬件框圖

  • 主要內(nèi)容為利用Xilinx的Virtex-2 Pro FPGA 上豐富的邏輯資源來實(shí)現(xiàn)一個(gè)自定義的模塊，該模塊能作為流媒體播放過程中的一個(gè)功能部件。
  • 關(guān)鍵字： DIY  流媒體播放器  Virtex-2Pro  FPGA  

基于FPGA的IIR數(shù)字濾波器的設(shè)計(jì)方案

  • 用FPGA實(shí)現(xiàn)數(shù)字濾波器具有實(shí)時(shí)性強(qiáng)、靈活性高、處理速度快以及小批量生產(chǎn)成本低等優(yōu)點(diǎn)，所以得到了較為廣泛的應(yīng)用。本文以巴特沃思數(shù)字帶通濾波器為例，較為詳細(xì)地介紹了其設(shè)計(jì)和實(shí)現(xiàn)方法。給定巴特沃茲數(shù)字帶通濾波器的抽樣頻率為500Hz，上、下邊帶截止頻率分別為150Hz和30Hz。
  • 關(guān)鍵字： IIR數(shù)字濾波器  雙線性變換法  FPGA  matlab  
共6384條 85/426 |‹ « 83 84 85 86 87 88 89 90 91 92 » ›|

fpga：quartusⅡ介紹

您好，目前還沒有人創(chuàng)建詞條fpga：quartusⅡ!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga：quartusⅡ的理解，并與今后在此搜索fpga：quartusⅡ的朋友們分享。    創(chuàng)建詞條

熱門主題

FPGA：QuartusⅡ    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473