fpga-ask 文章進(jìn)入fpga-ask技術(shù)社區(qū)

基于FPGA/CPLD的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

　　0 引言　　傳統(tǒng)的數(shù)據(jù)采集系統(tǒng)一般采用單片機(jī)，系統(tǒng)大多通過PCI總線完成數(shù)據(jù)的傳輸。其缺點(diǎn)是數(shù)學(xué)運(yùn)算能力差;受限于計(jì)算機(jī)插槽數(shù)量和中斷資源;不便于連接與安裝;易受機(jī)箱內(nèi)電磁環(huán)境的影響。這些問題遏制了基于PCI總線的數(shù)據(jù)采集系統(tǒng)的進(jìn)一步開發(fā)和應(yīng)用。因此，需要一種更為簡便通用的方式完成采集系統(tǒng)和計(jì)算機(jī)數(shù)據(jù)的交互。　　數(shù)據(jù)采集系統(tǒng)性能的好壞，主要取決于它的精度和速度。在保證精度的條件下應(yīng)盡可能地提高采樣速度，以滿足實(shí)時(shí)采集、實(shí)時(shí)處理和實(shí)時(shí)控制的要求。實(shí)踐表明，采用ARM 32位嵌入式微處理器作為控
關(guān)鍵字： FPGA PCI總線 ARM

一款基于FPGA的CDMA調(diào)制/解調(diào)模塊設(shè)計(jì)

　　任何信息需要借助聲、光、電信號(hào)進(jìn)行傳遞，由于光信號(hào)和電信號(hào)在海水中的衰減比較嚴(yán)重，而聲波是人類迄今為止已知的惟一能在水中遠(yuǎn)距離傳播的能量形勢，因此，近些年海洋中的水聲通信系統(tǒng)的研究以及開發(fā)成了熱點(diǎn)。水聲通信是指利用水聲信道進(jìn)行通信雙方數(shù)據(jù)傳輸?shù)耐ㄐ畔到y(tǒng)，水聲通信系統(tǒng)構(gòu)成與傳統(tǒng)的無線電通信系統(tǒng)構(gòu)成具有極大的相似性，但是水聲通信系統(tǒng)是將電信號(hào)轉(zhuǎn)換成聲信號(hào)，攜載信息的聲信號(hào)在水中進(jìn)行傳播完成系統(tǒng)的數(shù)據(jù)傳輸。　　1 水聲通信系統(tǒng)的總體結(jié)構(gòu) 　　基于CDMA的水聲通信調(diào)制/解調(diào)系統(tǒng)的設(shè)計(jì)框圖如圖1所示，
關(guān)鍵字： FPGA CDMA ADS7800

美高森美和eInfochips合作提高關(guān)鍵性航空電子系統(tǒng)開發(fā)和設(shè)計(jì)的效率、可靠性和性能

　　致力于提供低功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 和技術(shù)研發(fā)服務(wù)領(lǐng)先企業(yè)eInfochips宣布共同合作為航空航天工業(yè)提供DO-254兼容設(shè)計(jì)服務(wù)。建設(shè)關(guān)鍵性航空電子系統(tǒng)的企業(yè)現(xiàn)在能夠利用美高森美獲獎(jiǎng)的SmartFusion2®和IGLOO2®等基于FPGA產(chǎn)品的配置翻轉(zhuǎn)免疫能力(immunity to configuration upsets)，并且能夠依賴eInfochips部署的先進(jìn)設(shè)計(jì)實(shí)踐來提升設(shè)計(jì)效率、可
關(guān)鍵字：美高森美 eInfochips FPGA

駿龍科技Andrew —— FPGA資深FAE的經(jīng)驗(yàn)獨(dú)白

　　看似簡單的幾個(gè)問題，Andrew卻回答的井井有條，小編已經(jīng)沒有辦法有什么其他詞語去形容了。本文Andrew不僅僅對(duì)FPGA入門學(xué)習(xí)流程做了詳細(xì)的分享，更是對(duì)FPGA開發(fā)工作的要求分成大公司和小公司兩個(gè)層面來分析。你能想象曾經(jīng)從一個(gè)疏忽學(xué)業(yè)的人成為一名資深FAE的嘛? 　　1. 您認(rèn)為想學(xué)FPGA的話，先學(xué)好什么才最重要? 　　Andrew：我們玩FPGA的通常就是跟數(shù)字電路打交道，要想玩得轉(zhuǎn)，必須先學(xué)習(xí)并掌握最最基礎(chǔ)的數(shù)字電路和HDL硬件描述語言，當(dāng)然這只是入門必備，實(shí)際上遠(yuǎn)遠(yuǎn)不夠。個(gè)人拙見，要入
關(guān)鍵字： ALTEAR FPGA FAE

一種基于FPGA的全光纖電流互感器控制電路設(shè)計(jì)

　　電流互感器作為高壓電網(wǎng)檢測主要設(shè)備，不僅為電能的計(jì)量提供參數(shù)，而且是為繼電保護(hù)提供動(dòng)作的依據(jù)。隨著國家智能電網(wǎng)和特高壓電網(wǎng)的發(fā)展，傳統(tǒng)電磁式電流互感器逐漸暴露出其致命缺陷，例如高電壓等級(jí)時(shí)絕緣極為困難、更高電壓下易磁飽和導(dǎo)致測量精度下降等。相比之下，光纖電流互感器具有抗電磁干擾能力強(qiáng)、絕緣可靠、測量精度高、結(jié)構(gòu)簡單和體積小巧等諸多優(yōu)點(diǎn)，是當(dāng)前研究熱點(diǎn)。作為光纖電流互感器的核心部件，其檢測和控制電路對(duì)電流檢測精度和范圍具有非常重要的影響。　　目前檢測和控制電路實(shí)現(xiàn)主要有兩種方案，一種是以數(shù)字信號(hào)處理
關(guān)鍵字： FPGA DSP 互感器

FPGA復(fù)位的可靠性設(shè)計(jì)方案詳解

　　對(duì)FPGA設(shè)計(jì)中常用的復(fù)位設(shè)計(jì)方法進(jìn)行了分類、分析和比較。針對(duì)FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計(jì)可靠性的4種方法，包括清除復(fù)位信號(hào)上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位資源和采用內(nèi)部復(fù)位。上述方法可有效提高FPGA復(fù)位的可靠性。　　對(duì)FPGA芯片而言，在給芯片加電工作前，芯片內(nèi)部各個(gè)節(jié)點(diǎn)電位的變化情況均不確定、不可控，而這種不確定且不可控的情況會(huì)使芯片在上電后的工作狀態(tài)出現(xiàn)錯(cuò)誤。因此，在FPGA的設(shè)計(jì)中，為保證系統(tǒng)能可靠進(jìn)進(jìn)入工作狀態(tài)，以及避免對(duì)FPGA輸
關(guān)鍵字： FPGA 異步復(fù)位異步復(fù)位

基于Nios Ⅱ嵌入式軟核多處理器系統(tǒng)研究

　　0 引言　　基于SoPC 技術(shù)開發(fā)的嵌入式Nios Ⅱ軟核多處理器系統(tǒng)具有可自主設(shè)計(jì)，重構(gòu)性好，軟硬件裁剪容易，系統(tǒng)擴(kuò)充升級(jí)方便，能兼顧性能、體積、功耗、成本、可靠性等方面的要求。研發(fā)嵌入式Nios Ⅱ軟核多處理器系統(tǒng)，是提高嵌入式系統(tǒng)性價(jià)比和實(shí)用性一種有效途徑。　　1 片上Nios Ⅱ嵌入式軟核多處理器系統(tǒng) 　　嵌入式系統(tǒng)的核心是RISC 處理器，具有代表性的RISC軟核處理器是Nios Ⅱ處理器。軟核處理器是指用編程的方法生成的處理器。是一種將硬件邏輯、智能算法、硬件描述語言和編程有機(jī)的
關(guān)鍵字： FPGA Nios Ⅱ SoPC

美高森美SmartFusion2和IGLOO2產(chǎn)品系列成為PLD行業(yè)唯一首先成功完成

　　致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布SmartFusion®2 SoC FPGA和 IGLOO®2 FPGA產(chǎn)品系列是唯一首先成功完成美國國家安全局(NSA)信息安全保障局(IAD)安全實(shí)施指南(SIG)文件的FPGA器件。　　NSA IAD 設(shè)立這一過程，旨為提供與一套信息保障 (IA) 系統(tǒng)使用模型最具相關(guān)性的設(shè)計(jì)和數(shù)據(jù)安全特性概述，并包括了用于基于合適用戶場景的安全條例指南。通過清楚的Sm
關(guān)鍵字：美高森美 FPGA SoC

美高森美新增Cryptography Research的差分功率分析專利許可

　　致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布已從Rambus公司屬下Cryptography Research獲得其現(xiàn)有差分功率分析(Differential Power Analysis, DPA)專利許可的延期，這項(xiàng)專利許可延期可讓美高森美繼續(xù)使用Cryptography Research專利的突破性DPA對(duì)策產(chǎn)品組合，提供業(yè)界領(lǐng)先的第三方處理器和FPGA安全啟動(dòng)解決方案。　　美高森美是目前擁有使用DPA對(duì)策專利許
關(guān)鍵字：美高森美差分功率分析 FPGA

基于立體封裝技術(shù)的復(fù)合電子系統(tǒng)模塊應(yīng)用

　　摘要：本文在SIP立體封裝技術(shù)的基礎(chǔ)上，設(shè)計(jì)了基于DSP、FPGA的復(fù)合電子系統(tǒng)模塊。重點(diǎn)介紹了模塊的功能構(gòu)成及模塊接口應(yīng)用，為基于SIP小型化封裝的復(fù)合電子系統(tǒng)(功能可訂制)提供應(yīng)用基礎(chǔ)。　　引言　　隨著電子技術(shù)的發(fā)展對(duì)系統(tǒng)模塊小型化高可靠性提出了更高的要求。復(fù)合電子系統(tǒng)模塊是歐比特公司推出的一款SIP模塊，其將特定(可定制)的電子系統(tǒng)功能模塊采用立體封裝技術(shù)制作而成。本文介紹了基于DSP、FPGA的復(fù)合電子系統(tǒng)模塊OBT-MCES-01的功能構(gòu)成以及應(yīng)用方法。　　1 SIP簡介　　
關(guān)鍵字：復(fù)合電子系統(tǒng) DSP FPGA ADC DAC RS422 CAN 201409

基于FPGA和Qt技術(shù)的音頻廣播系統(tǒng)

　　摘要：介紹了一種使用Altera DE2開發(fā)板以及Qt技術(shù)實(shí)現(xiàn)的定時(shí)音頻廣播系統(tǒng)。該系統(tǒng)使用C/S架構(gòu)，使用跨平臺(tái)Qt技術(shù)在Ubuntu系統(tǒng)平臺(tái)下建立起服務(wù)器程序，用于管理所有在線的DE2音頻播放終端，使用Sqlite輕量級(jí)數(shù)據(jù)庫進(jìn)行數(shù)據(jù)存儲(chǔ)。通過基于Nios II實(shí)現(xiàn)的軟核進(jìn)行外圍設(shè)備的管理，并播放位于SD卡中的音頻文件。　　引言　　隨著數(shù)字和網(wǎng)絡(luò)等技術(shù)的發(fā)展，廣播技術(shù)已經(jīng)呈現(xiàn)出越來越多元化的趨勢，其最主要的趨勢便是從模擬到數(shù)字的轉(zhuǎn)化。從宏觀來說，廣播技術(shù)大體上可以分為三類：傳統(tǒng)公共廣播系統(tǒng)
關(guān)鍵字： FPGA 揚(yáng)聲器 SD卡 UDP Qt 201409

緊湊的四輸出降壓型穩(wěn)壓器解決方案加速采用數(shù)字內(nèi)窺鏡

　　摘要：目前的內(nèi)窺鏡發(fā)展趨勢推進(jìn)了數(shù)字成像方法的采用。不過，這需要多種數(shù)字處理器處理和分配圖像數(shù)據(jù)。另外還出現(xiàn)了新的設(shè)計(jì)挑戰(zhàn)，即如何將所有電子組件及有關(guān)電源穩(wěn)壓器放進(jìn)與以前安裝的內(nèi)窺鏡攝像機(jī)控制單元 (CCU) 大小相同的空間中，以最大限度地減小安裝和采用成本。　　1 內(nèi)窺鏡發(fā)展歷史　　大多數(shù)歷史學(xué)家都認(rèn)為，Bozzini 的 Lichleiter 是第一個(gè)與我們今天所知的內(nèi)窺鏡相似的設(shè)備。該設(shè)備于 19 世紀(jì)初發(fā)明，它很不靈活，用傾斜的鏡子將圖像投射到醫(yī)生眼中，只用一根蠟燭照明，圖像質(zhì)量很差。
關(guān)鍵字：穩(wěn)壓器內(nèi)窺鏡 CMOS FPGA LTM4644 201409

多參數(shù)室內(nèi)環(huán)境智能監(jiān)測系統(tǒng)設(shè)計(jì)

　　摘要：針對(duì)室內(nèi)環(huán)境質(zhì)量與人們的健康和工作效率密切相關(guān)的情況，設(shè)計(jì)了一種多參數(shù)多采集點(diǎn)室內(nèi)環(huán)境監(jiān)測系統(tǒng)。系統(tǒng)硬件主要包括單片機(jī)系統(tǒng)、FPGA數(shù)據(jù)采集電路、傳感器信號(hào)調(diào)理電路等。軟件包括單片機(jī)硬件驅(qū)動(dòng)程序、FPGA數(shù)字邏輯設(shè)計(jì)和基于VB的上位機(jī)應(yīng)用程序。實(shí)驗(yàn)結(jié)果表明：系統(tǒng)工作穩(wěn)定，誤差在設(shè)計(jì)允許范圍內(nèi)。　　引言　　隨著經(jīng)濟(jì)持續(xù)快速發(fā)展，人們的生活水平不斷提高，對(duì)各種室內(nèi)環(huán)境的要求也越來越高。傳統(tǒng)的室內(nèi)環(huán)境監(jiān)測設(shè)備實(shí)時(shí)性差、精度低、體積大、功耗大，難以適應(yīng)現(xiàn)代經(jīng)濟(jì)發(fā)展的要求?；谝陨媳尘埃疚脑O(shè)計(jì)了
關(guān)鍵字： FPGA 單片機(jī) 監(jiān)測系統(tǒng) 傳感器 STC89C52 RAM 201409

Altera發(fā)布Quartus II軟件Arria 10版v14.0

　　Altera公司今天發(fā)布Quartus® II軟件Arria® 10版v14.0——業(yè)界最先進(jìn)的20 nm FPGA和SoC設(shè)計(jì)環(huán)境。Altera成熟可靠的Quartus II軟件編譯時(shí)間是業(yè)界最短的，支持性能最高的20 nm FPGA和SoC設(shè)計(jì)?？蛻艨梢允褂眠@一最新版軟件所包含的全系列20 nm優(yōu)化IP內(nèi)核，進(jìn)一步加速其Arria 10 FPGA和SoC設(shè)計(jì)。　　Altera的20 nm設(shè)計(jì)工具提供業(yè)界最先進(jìn)的算法，其結(jié)果質(zhì)量最好。與最相近競爭20 nm
關(guān)鍵字： Altera Quartus II FPGA

美高森美新型Libero SoC v11.4軟件改善運(yùn)行時(shí)間高達(dá)35%，顯著提升FPGA設(shè)計(jì)生產(chǎn)率

　　致力于提供功耗、安全、可靠與高性能半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布推出最新11.4版本Libero系統(tǒng)級(jí)芯片(SoC)綜合設(shè)計(jì)軟件，用于開發(fā)美高森美最新一代FPGA產(chǎn)品。　　美高森美新型Libero SoC v11.4用于獲獎(jiǎng)的SmartFusion2™ SoC FPGA和IGLOO2™ FPGA，改善設(shè)計(jì)流程運(yùn)行時(shí)間多達(dá)35%。新產(chǎn)品還提供了更高的設(shè)計(jì)效率，具有改善的SmartDesign圖形設(shè)計(jì)畫布、改善的文本編
關(guān)鍵字：美高森 Libero SoC FPGA