首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga-pwm

IPTV系統(tǒng)中的FPGA供電問(wèn)題解決方案介紹

  • IPTV系統(tǒng)中的FPGA供電問(wèn)題解決方案介紹,目前越來(lái)越多的家用電器從低速的撥號(hào)上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移，尤其是IPTV有望在中國(guó)獲得快速的發(fā)展。比較而言，IPTV的基礎(chǔ)設(shè)施成本相當(dāng)?shù)停驗(yàn)檫@種方法不需要銅軸電纜，而是采用DSL或?qū)拵ф?/li>
  • 關(guān)鍵字： 解決方案  介紹  問(wèn)題  供電  系統(tǒng)  FPGA  IPTV  

如何在低成本FPGA中實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整

  • 如何在低成本FPGA中實(shí)現(xiàn)動(dòng)態(tài)相位調(diào)整,在FPGA中，動(dòng)態(tài)相位調(diào)整(DPA)主要是實(shí)現(xiàn)LVDS接口接收時(shí)對(duì)時(shí)鐘和數(shù)據(jù)通道的相位補(bǔ)償，以達(dá)到正確接收的目的。ALTERA的高端FPGA，如STRATIX(r) 系列中自帶有DPA電路，但低端的FPGA，如CYCLONE(r)系列中是沒(méi)有的。本文主
  • 關(guān)鍵字： 相位  調(diào)整  動(dòng)態(tài)  實(shí)現(xiàn)  成本  FPGA  如何  

基于PWM技術(shù)的模數(shù)轉(zhuǎn)換器設(shè)計(jì)方法

  • 1. 引言　　本文提出一種采用PWM技術(shù)的新型的高性能模數(shù)轉(zhuǎn)換器的設(shè)計(jì)方法，利用MCU內(nèi)部的定時(shí)器，結(jié)合改進(jìn)的逐 ...
  • 關(guān)鍵字： PWM  模數(shù)轉(zhuǎn)換器  

IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器

  • IIR數(shù)字濾波器設(shè)計(jì)-在FPGA上實(shí)現(xiàn)任意階IIR數(shù)字濾波器摘要：本文介紹了一種采用級(jí)聯(lián)結(jié)構(gòu)在FPGA上實(shí)現(xiàn)任意階I...
  • 關(guān)鍵字： IIR數(shù)字濾波器  fpga  

基于FPGA的以太網(wǎng)MII接口擴(kuò)展設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：本文介紹了基于FPGA、功能經(jīng)過(guò)擴(kuò)展的以太網(wǎng)MII接口的硬件實(shí)現(xiàn)方法。硬件結(jié)構(gòu)上由控制信號(hào)模塊、分頻器...
  • 關(guān)鍵字： 以太網(wǎng)  FPGA  奇偶分頻器  編解碼  異步雙口FIFO  

Round-Robin輪詢調(diào)度機(jī)制在多隊(duì)列處理中的應(yīng)用

  • 本文主要介紹了虛擬化路由器的結(jié)構(gòu)以及其中的關(guān)鍵調(diào)度機(jī)制的算法和實(shí)現(xiàn)，通過(guò)多級(jí)的調(diào)度處理，實(shí)現(xiàn)了支持多個(gè)可靈活配置，線速轉(zhuǎn)發(fā)的路由實(shí)例的虛擬化路由器。本文所提到虛擬化路由器實(shí)際設(shè)計(jì)名稱為“IsoRouter”，它基于NetFPGA板卡，本文所介紹的調(diào)度機(jī)制不針對(duì)具體某一型號(hào)的FPGA，它可以在任何一款FPGA上實(shí)現(xiàn)。
  • 關(guān)鍵字： 路由器  FPGA  

FPGA基礎(chǔ)之時(shí)序設(shè)計(jì)

  • FPGA設(shè)計(jì)一個(gè)很重要的設(shè)計(jì)是時(shí)序設(shè)計(jì)，而時(shí)序設(shè)計(jì)的實(shí)質(zhì)就是滿足每一個(gè)觸發(fā)器的建立(Setup)/保持(Hold)時(shí)間的要求。建立時(shí)間(Setup Time)：是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間，如果建立時(shí)間
  • 關(guān)鍵字： FPGA  基礎(chǔ)  時(shí)序設(shè)計(jì)    

邏輯分析儀測(cè)試在基于FPGA的LCD顯示控制中的應(yīng)用

  • 邏輯分析儀測(cè)試在基于FPGA的LCD顯示控制中的應(yīng)用摘要：邏輯分析儀作為基礎(chǔ)儀器，應(yīng)該在基礎(chǔ)數(shù)字電路教學(xué)中得到廣泛應(yīng)用。本文介紹了基于FPGA的液晶顯示控制設(shè)計(jì)方案，通過(guò)使用OLA2032B邏輯分析儀，對(duì)控制線進(jìn)行監(jiān)測(cè)與
  • 關(guān)鍵字： FPGA  LCD  邏輯分析儀  測(cè)試    

基于FPGA的高精度相位差測(cè)量算法實(shí)現(xiàn)

  • 摘要：首先介紹了兩種高精度相位差測(cè)量算法，一種是基于直接數(shù)字頻率合成(DDS)的相關(guān)測(cè)量法，另一種是基于快速傅里葉變換(FFT)的FFT測(cè)量法。其次，通過(guò)理論仿真分析兩種算法在不同信噪比和數(shù)據(jù)長(zhǎng)度下的性能，并在此基
  • 關(guān)鍵字： FPGA  高精度  測(cè)量算法  相位差    

三模冗余乘法器的設(shè)計(jì)與實(shí)現(xiàn)

  • 現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)可通過(guò)用戶軟件編程來(lái)配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計(jì)中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy
  • 關(guān)鍵字： 乘法器  FPGA  

CY7C68013與FPGA接口的Verilog HDL實(shí)現(xiàn)

  • 0 引 言USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它解決了與網(wǎng)絡(luò)通信問(wèn)題，而且端口擴(kuò)展性能好、容易使用。最新的USB2.0支持3種速率：低速1.5 Mbit/s，全速12 Mbit/
  • 關(guān)鍵字： Verilog  C68013  68013  FPGA    

基于FPGA的程控濾波器的設(shè)計(jì)

  • 摘要：以單片機(jī)和可編程邏輯器件(FPGA)為控制核心，設(shè)計(jì)了一個(gè)程控濾波器，實(shí)現(xiàn)了小信號(hào)程控放大、程控調(diào)整濾波器截止頻率和幅頻特性測(cè)試的功能。其中放大模塊由可變?cè)鲆娣糯笃鰽D603實(shí)現(xiàn)，最大增益60dB，10dB步進(jìn)可調(diào)
  • 關(guān)鍵字： FPGA  程控濾波器    

賽靈思Kintex-7 FPGA DDR3接口性能演示

基于FPGA和USB 2．0的數(shù)字圖像采集系統(tǒng)設(shè)計(jì)

  • 摘要：隨著技術(shù)的發(fā)展，工業(yè)檢測(cè)技術(shù)受到人們的重視，其中圖像檢測(cè)由于其具有直觀，方便，信息量較全面而使得它在工業(yè)檢測(cè)方面具有重要的應(yīng)用。以FPGA作為控制核心，設(shè)計(jì)了一個(gè)小型圖像采集系統(tǒng)。通過(guò)FPGA實(shí)現(xiàn)CMOS圖
  • 關(guān)鍵字： USB  系統(tǒng)  設(shè)計(jì)  采集  數(shù)字  FPGA  基于  圖像  

基于FPGA和MCU的CAN-VME總線轉(zhuǎn)換設(shè)計(jì)

  • 摘要：為了擴(kuò)展VME總線和CAN總線的應(yīng)用范圍，充分利用兩種總線的不同傳輸特點(diǎn)，采用了模塊設(shè)計(jì)方法，提出一種基于FPGA和MCU的總線轉(zhuǎn)換方案。該方案給出了FPGA與上位VME總線部分的VME總線接口設(shè)計(jì)，利用MCU控制CPLD擴(kuò)
  • 關(guān)鍵字： CAN-VME  FPGA  MCU  總線    
共7210條 271/481 |‹ « 269 270 271 272 273 274 275 276 277 278 » ›|

fpga-pwm介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga-pwm的理解，并與今后在此搜索fpga-pwm的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473