- 摘要:差分跳頻(DFH)是一種新的短波跳頻技術(shù),它主要歸結(jié)為一種G函數(shù)算法,這種G函數(shù)集跳頻圖案、信息調(diào)制與解調(diào)于一體。它的通信機(jī)理與常規(guī)跳頻完全不同,較好的解決了數(shù)據(jù)速率和跟蹤、干擾等問題,代表了當(dāng)前短波通
- 關(guān)鍵字:
FPGA 短波差分 跳頻信號 發(fā)生器
- 全球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )在 2011 年 NIWeek 大會期間宣布,美國國家儀器公司 (NI) 推出采用賽靈思旗艦型Spartan?-6 FPGA的業(yè)界首款多核、性能最高的 NI CompactRIO 系統(tǒng)和最小型化的 NI Single-Board RIO器件,進(jìn)一步豐富了其可重配置 I/O (RIO) 高級控制與監(jiān)控產(chǎn)品系列。
- 關(guān)鍵字:
賽靈思 Spartan-6 FPGA
- 基于Verilog簡易UART的FPGA/CPLD實現(xiàn),目標(biāo):在xo640上實現(xiàn)一個簡單的Uart,能夠解析串口數(shù)據(jù),并在寄存器中存儲,用FIFO實現(xiàn)數(shù)據(jù)的傳遞。那么后期可以通過開發(fā)板上的串口經(jīng)CPLD訪問各種數(shù)據(jù)。比如PC=CPLD=EEPROM等等,極大方便后期的開發(fā)和調(diào)試。
- 關(guān)鍵字:
FPGA/CPLD 實現(xiàn) UART 簡易 Verilog 基于
- 基于FPGA嵌入式系統(tǒng)的雷達(dá)目標(biāo)模擬器的設(shè)計,人為地對雷達(dá)進(jìn)行測試時,有時只對雷達(dá)的某個和某些參數(shù)感興趣,希望在回波中表征感興趣的參數(shù)強(qiáng)一些,這時就應(yīng)該在回波中去掉雜波和噪聲的影響,而這在實際的外場試飛過程中是不可能實現(xiàn)的,這也是雷達(dá)信號模擬器對
- 關(guān)鍵字:
目標(biāo) 模擬器 設(shè)計 雷達(dá) 系統(tǒng) FPGA 嵌入式 基于
- 摘要:FPGA既具有門陣列的高邏輯密度和高可靠性,又具有可編程邏輯器件的用戶可編程性,可以減少系統(tǒng)的設(shè)計和維護(hù)風(fēng)險,降低產(chǎn)品成本,縮短設(shè)計周期。文中給出了利用FPGA設(shè)計漢明距離的計算電路,同時給出與通過有效
- 關(guān)鍵字:
FPGA 漢明距離 電路
- 引言 目前,市場上的中小規(guī)模LED顯示系統(tǒng),一般采用傳統(tǒng)的單片機(jī)作為主控芯片。對LED大屏幕顯示屏來說,由于數(shù)據(jù)傳輸量大,要求掃描速度快,而單片機(jī)內(nèi)部的資源較少、運行速度較慢,難于滿足系統(tǒng)要求。以FPGA
- 關(guān)鍵字:
顯示屏 控制系統(tǒng) 圖文 LED MCU FPGA 基于
- FPGA與單片機(jī)實現(xiàn)低頻數(shù)字式相位測量儀,摘要:提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計方案。分析了數(shù)字式低頻相位測量儀的測量原理和測量誤差及其消除的方法。主要介紹了系統(tǒng)的軟硬件設(shè)計。實踐表明,此方案設(shè)計的
- 關(guān)鍵字:
數(shù)字式相位 測量儀 低頻 實現(xiàn) 單片機(jī) FPGA
- 基于TMS320C6416與FPGA的實時光電圖像識別系統(tǒng),光電混合模式識別以其高速并行處理和無串?dāng)_的優(yōu)點成為實現(xiàn)模式識別實用化和實時化的重要途徑,其在目標(biāo)識別、指紋識別、光纖檢測、工業(yè)零件識別、汽車牌照識別等領(lǐng)域得到了廣泛的研究和應(yīng)用[1.2],并取得了很好的識別
- 關(guān)鍵字:
圖像 識別 系統(tǒng) 光電 實時 TMS320C6416 FPGA 基于
- FPGA設(shè)計中毛刺信號解析,在FPGA的設(shè)計中,毛刺現(xiàn)象是長期困擾電子設(shè)計工程師的設(shè)計問題之一, 是影響工程師設(shè)計效率和數(shù)字系統(tǒng)設(shè)計有效性和可靠性的主要因素。由于信號在FPGA的內(nèi)部走線和通過邏輯單元時造成的延遲,在多路信號變化的瞬間,組合
- 關(guān)鍵字:
解析 信號 毛刺 設(shè)計 FPGA
- 研究了雷達(dá)多目標(biāo)模擬系統(tǒng)中數(shù)字射頻存儲(DRFM)單元的設(shè)計與實現(xiàn),根據(jù)模擬系統(tǒng)的設(shè)計要求, 提出一種基于高性能 FPGA數(shù)字射頻存儲單元設(shè)計方法;著重闡述了數(shù)字射頻存儲單元的設(shè)計思路, 給出了系統(tǒng)的設(shè)計方案, 并對系統(tǒng)中雷達(dá)模擬目標(biāo)的各功能模塊進(jìn)行了分析,實驗結(jié)果表明,所設(shè)計的DRFM滿足設(shè)計系統(tǒng)要求。
- 關(guān)鍵字:
FPGA DRFM 雷達(dá) 多目標(biāo)
- 摘要:在現(xiàn)代數(shù)字通信系統(tǒng)中,為了擴(kuò)大信道的傳輸容量提高信號傳輸效率,常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30/32...
- 關(guān)鍵字:
FPGA PCM30 信號同步
- 日光燈作為一種光亮柔和而有效的光源在全世界廣受歡迎,無論是在家居、商店、辦公室、學(xué)校、超市、醫(yī)院、...
- 關(guān)鍵字:
LED日光燈 PWM 抗浪涌
- 摘要:為了降低超聲波流量檢測過程中噪聲對檢測精度的影響,采用FPGA器件構(gòu)建了FIR濾波器,并提出一種新穎的查表法替代濾波器中的乘法運算。試驗結(jié)果表明,該濾波器設(shè)計方法顯著降低了FPGA的片內(nèi)硬件開銷,提高了濾波
- 關(guān)鍵字:
FPGA 超聲波 信號處理
- 摘要:在現(xiàn)代數(shù)字通信系統(tǒng)中,為了擴(kuò)大信道的傳輸容量提高信號傳輸效率,常采用數(shù)字復(fù)接的技術(shù)。在分析了PCM30/32路系統(tǒng)基群信號幀結(jié)構(gòu)的基礎(chǔ)上,以EDA綜合仿真設(shè)計軟件QuartusⅡ8.0為開發(fā)平臺,利用Verilog HDL硬
- 關(guān)鍵字:
FPGA PCM 30 系統(tǒng)
- 摘要:基于長期演進(jìn)(LTE)的Tail-biting卷積碼,介紹了維特比譯碼算法,它是一種最優(yōu)的卷積碼譯碼算法。由于Tail-biting卷積碼的循環(huán)特性,采用固定延遲譯碼的方法,降低了譯碼復(fù)雜度。通過使用全并行的結(jié)構(gòu)及簡單的回
- 關(guān)鍵字:
FPGA LTE 卷積碼 譯碼器
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。
創(chuàng)建詞條