fpga-pwm 文章 進入fpga-pwm技術(shù)社區(qū)
基于FPGA的SOC系統(tǒng)中的串口設(shè)計
- 1 概述 在基于FPGA的SOC設(shè)計中,常使用串口作為通信接口,但直接用FPGA進行串口通信數(shù)據(jù)的處理是比較繁雜的,特別是直接使用FPGA進行串口通信的協(xié)議的解釋和數(shù)據(jù)打包等處理,將會消耗大量的FPGA硬件資源。 為簡化設(shè)計,降低硬件資源開銷,可以在FPGA中利用IP核實現(xiàn)的嵌入式微處理器來對串口數(shù)據(jù)進行處理。 本文中的設(shè)計采用了XILINX的FPGA,可選用的嵌入式微處理器IP核種類繁多,但基于對硬件資源開銷最少的考慮,最終選用了Picoblaze。 嵌入式微處理器PicoB
- 關(guān)鍵字: FPGA SOC 串口 MCU和嵌入式微處理器
前沿技術(shù)提高圖像處理實例分析
- intevac是商用和軍用市場光學(xué)產(chǎn)品的前沿開發(fā)商。本文介紹該公司nightvista嵌入式電子系統(tǒng)的開發(fā),該產(chǎn)品是高性能超低亮度緊湊型攝像機。該攝像機最初采用了流行的數(shù)字信號處理器、幾個assp和外部存儲器件。系統(tǒng)對性能的需求越來越高,工程師團隊決定試驗一種替代方案——在可編程邏輯中實現(xiàn)可配置軟核處理器。這一決定帶來了以下好處: 達(dá)到了目標(biāo)所要求的性能: 1.在單個FPGA中集成了分立的元件和數(shù)字信號處理(dsp)功能 2.功耗降低了近80% 3.將五塊元件板縮減到一塊,顯著
- 關(guān)鍵字: intevac FPGA 圖像處理 音視頻技術(shù)
一種基于FPGA的新型誤碼測試儀的設(shè)計與實現(xiàn)
- 引言 誤碼儀是評估信道性能的基本測量儀器。本文介紹的誤碼儀結(jié)合FPGA 的特點,采用全新的積分式鑒相結(jié)構(gòu),提出了一種新的誤碼測試方法,經(jīng)多次測試驗證,方案可行,設(shè)計的系統(tǒng)穩(wěn)定。本文設(shè)計的誤碼儀由兩部分組成:發(fā)信機和接收機。 1 發(fā)信機 發(fā)信機的主要功能是產(chǎn)生具有隨機特性的偽隨機m 序列,通過FPGA 由VHDL 編程實現(xiàn)。偽隨機序列產(chǎn)生原理如下: 圖1 偽隨機序列產(chǎn)生原理圖 其中,ak-i是各移位寄存器的狀態(tài),Ci對應(yīng)各寄存器的反饋系數(shù),為1表示參與反饋
- 關(guān)鍵字: FPGA 測試儀 VHDL MCU和嵌入式微處理器
在FPGA中置入可配置的32位處理器增加設(shè)計靈活度
- 嵌入式系統(tǒng)與桌面PC結(jié)構(gòu)非常不同,但其底層技術(shù)發(fā)展卻是一樣的,而且遵循著類似發(fā)展趨勢。當(dāng)桌面PC轉(zhuǎn)向64位架構(gòu)來滿足不斷增長的存儲器要求時,嵌入式系統(tǒng)也由于同樣的原因快速轉(zhuǎn)向32位處理器。桌面/服務(wù)器計算市場主要是圍繞x86架構(gòu),大多數(shù)創(chuàng)新和差異都在系統(tǒng)級,如雙核、四核或多核中央處理架構(gòu)、集成圖像處理器單元和存儲器控制器等等。同樣,嵌入式系統(tǒng)則主要圍繞簡單的32位RISC處理器,多核架構(gòu)、集成外設(shè)以及可配置處理等系統(tǒng)級發(fā)展,使得設(shè)計人員能夠快速適應(yīng)不斷變化的應(yīng)用要求。 根據(jù)iSuppli的研究報
- 關(guān)鍵字: 嵌入式 FPGA 處理器 MCU和嵌入式微處理器
半導(dǎo)體業(yè)界領(lǐng)袖08新視點 低功耗是一種優(yōu)勢
- Altera公司產(chǎn)品和企業(yè)市場副總裁DannyBiran 低功耗是一種戰(zhàn)略優(yōu)勢 在器件的新應(yīng)用上,F(xiàn)PGA功耗和成本結(jié)構(gòu)的改進起到了非常重要的作用。Altera針對低功耗,同時對體系結(jié)構(gòu)和生產(chǎn)工藝進行改進,使我們的高端StratixIIIFPGA能夠用于高性能計算領(lǐng)域,而低成本CycloneIIIFPGA用于軟件無線電,MaxIIZCPLD則適合便攜式應(yīng)用。 在生產(chǎn)工藝方面,Altera在很大程度上受益于和TSMC的合作。這種緊密的合作關(guān)系使Altera能夠在CycloneIII中充
- 關(guān)鍵字: 處理器 FPGA CPLD 嵌入式
FPGA中的IP集成方法對比
- 引言 從最初的計算機和電話開始,互聯(lián)網(wǎng)絡(luò)一直是電子工程的關(guān)鍵構(gòu)成。在超大規(guī)模集成(VLSI)電路時代,由于MOS晶體管的驅(qū)動特性以及片內(nèi)互聯(lián)相對較大的電容,互聯(lián)網(wǎng)絡(luò)變得尤其重要。 芯片內(nèi)部用于連接功能單元的互聯(lián)網(wǎng)絡(luò)對芯片性能有很大的影響,甚至是決定性的影響??偩€雖然是一種最簡單的互聯(lián),但從容量或者電源角度看,卻是較差的選擇,因為驅(qū)動總線以最大速率工作時需要的電源和空間隨總線電容呈指數(shù)增大。而且,多點連接網(wǎng)絡(luò)也不是一種好選擇,因為即使每次只需要一次對話,或者會話限于最近的鄰居之間,也
- 關(guān)鍵字: FPGA IP 集成 對比 模擬技術(shù) 電源技術(shù) 模擬IC 電源
采用靈活的汽車FPGA提高片上系統(tǒng)級集成和降低物料成本
- 汽車制造商們堅持不懈地改進車內(nèi)舒適性、安全性、便利性、工作效能和娛樂性,反過來,這些努力又推動了各種車內(nèi)數(shù)字技術(shù)的應(yīng)用。然而,汽車業(yè)較長的開發(fā)周期卻很難跟上最新技術(shù)的發(fā)展,尤其是一直處于不斷變化中的車內(nèi)聯(lián)網(wǎng)規(guī)范,以及那些來自消費市場的快速興起和消失的技術(shù),從而造成了較高的工程設(shè)計成本和大量過時。向這些組合因素中增加低成本目標(biāo)、擴展溫度范圍、高可靠性與質(zhì)量目標(biāo)和有限的物理板空間,以及汽車設(shè)計中存在的挑戰(zhàn),最多使人進一步感到沮喪。可編程邏輯器件 (PLD),如現(xiàn)場可編程門陣列 (FPGA) 和復(fù)雜 PLD
- 關(guān)鍵字: FPGA PLD SOC MCU和嵌入式微處理器
Xilinx推出針對Intel Xeon 7300系列平臺的前端總線FPGA解決方案
- 賽靈思宣布開始正式發(fā)放高性能計算行業(yè)首款針對Intel前端總線(FSB)的FPGA加速解決方案商業(yè)許可?;诟咝阅?5nm Virtex™-5 平臺 FPGA 和Intel® QuickAssist技術(shù),賽靈思公司的加速計算平臺(Accelerated Computing Platform, ACP)M1許可包支持實現(xiàn)全速1066MHz FSB性能。ACP M1許可包目前已開始向系統(tǒng)集成商提供,支持他們進行解決方案的開發(fā),以提高基于Intel處理器的服務(wù)器平臺的性能,并保證把功耗和
- 關(guān)鍵字: 賽靈思 FPGA Intel MCU和嵌入式微處理器
FPGA:65nm器件上量低功耗市場興起
- 隨著65nm工藝的應(yīng)用以及更多低功耗技術(shù)的采用,F(xiàn)PGA擁有了更低的成本、更高的性能以及突破性的低耗電量,具備進入更廣泛市場的條件。FPGA從業(yè)者表示,今年FPGA快速增長,而預(yù)計明年仍將是一個增長年。 比拼65nm器件 加快45nm研發(fā) 就像兩三年前,可編程邏輯器件領(lǐng)域的兩大廠商在90nm器件上進行大比拼一樣,2007年,這兩家企業(yè)Xilinx和Altera又在新一代技術(shù)節(jié)點65nm器件上開始了競賽。一方面Xilinx宣稱他們比競爭對手領(lǐng)先推出了65nm器件,另一方面Altera則在宣布
- 關(guān)鍵字: 65nm FPGA DSP MCU和嵌入式微處理器
45nm機遇、挑戰(zhàn)和新的協(xié)作模型
- Altera計劃2008年推出45nm產(chǎn)品。45nm工藝可以為客戶帶來價值,但是提高了廠商進入的門檻,使45nm是重量級廠商才能玩得起的游戲。45nm使FPGA有更多的機會進入ASIC領(lǐng)域,因ASIC的開發(fā)風(fēng)險更高。45nm開發(fā)的三要素是:選擇正確的合作伙伴;投片的第一個硅片就可以交付給用戶;IC設(shè)計和生產(chǎn)緊密合作。 45nm芯片性能更高 從技術(shù)演化圖的發(fā)展可知,十年來,半導(dǎo)體業(yè)每兩年推出一個新的工藝節(jié)點,這種趨勢還將繼續(xù)保持著,并向35nm、22nm節(jié)點推進。其背后的驅(qū)動力來自于成本降低
- 關(guān)鍵字: 0712_A 雜志_市場縱橫 Altera 45nm FPGA MCU和嵌入式微處理器
65nm博弈
- 半導(dǎo)體業(yè)最主要的特征是工藝尺寸不斷進步,平均每2~3年就要升級一次,帶動功耗和成本不斷下降、性能提升。從180nm到130nm,再到90nm、65nm和45nm…,這些略顯枯燥的數(shù)字使我們的生活正在加速進入數(shù)字時代。當(dāng)工藝進入65nm時代,F(xiàn)PGA廠商收獲的不僅僅是關(guān)注的目光,更是新的機遇。 眾所周知,通信、儀器、工業(yè)、軍工、航天等市場具有小批量、多品種的特點,如果投入大量資源開發(fā)一種專用的芯片,經(jīng)濟上不劃算。另外,越來越多的企業(yè)意識到差異化的快速靈活生產(chǎn)才是發(fā)展之道,但ASIC高昂的芯片設(shè)計和
- 關(guān)鍵字: 0712_A 雜志_技術(shù)長廊 FPGA 65nm MCU和嵌入式微處理器
數(shù)字圖像空域濾波算法的FPGA設(shè)計與實現(xiàn)
- 在圖像通信、遙感圖像分析、醫(yī)學(xué)成像診斷等應(yīng)用領(lǐng)域,為了便于顯示、觀察或進行進一步的處理,常常需要對原始的數(shù)字圖像進行特征提取(如邊緣檢測、邊緣銳化)、噪聲平滑濾波、幾何校正等處理,這類圖像處理技術(shù)稱為圖像的預(yù)處理。在實際應(yīng)用中,空域濾波算法被廣泛地應(yīng)用于圖像的預(yù)處理技術(shù)中。 空域濾波算法是圖像增強技術(shù)的一種,直接對圖像的象素進行處理,不需要進行變換。常見的濾波算子如銳化算子、高通算子、平滑算子等,可以完成圖像的邊緣提取、噪聲去除等處理。這些濾波算子盡管功能不同,實現(xiàn)方法卻都是類似的,都是通過模板
- 關(guān)鍵字: 數(shù)字圖像 濾波 FPGA MCU和嵌入式微處理器
fpga-pwm介紹
您好,目前還沒有人創(chuàng)建詞條fpga-pwm!
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對fpga-pwm的理解,并與今后在此搜索fpga-pwm的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473