EEPW首頁(yè) >>
主題列表 >>
fpga-to-asic
fpga-to-asic 文章 進(jìn)入fpga-to-asic技術(shù)社區(qū)
一種基于FPGA的SDRAM控制器設(shè)計(jì)
- 本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設(shè)計(jì)方法。通過設(shè)置SDRAM的工作狀態(tài),使其工作在猝發(fā)模式。在視頻時(shí)序信號(hào)控制下,用多行連續(xù)的SDRAM存儲(chǔ)空間,存取視頻數(shù)據(jù)。并在數(shù)據(jù)接口部分增加FIFO,緩存一行視頻,在像素時(shí)鐘控制下,實(shí)現(xiàn)視頻數(shù)據(jù)實(shí)時(shí)的存儲(chǔ)和讀取。通過改變相關(guān)參數(shù),能對(duì)所有VESA分辨率視頻流進(jìn)行操作。具有通用性強(qiáng)、系統(tǒng)復(fù)雜度低、可靠性高、可擴(kuò)展等特點(diǎn)。在某型號(hào)的機(jī)載大屏顯示器系統(tǒng)中,用該SDRAM控制器實(shí)現(xiàn)了圖像的翻轉(zhuǎn)等功能,也驗(yàn)證了該控制器的實(shí)用性。 0引
- 關(guān)鍵字: FPGA SDRAM
一種基于FPGA實(shí)現(xiàn)高速異步FIFO的方案
- 現(xiàn)代集成電路芯片中,隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大。一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來的一個(gè)問題就是,如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步 FIFO(First In First Out)是解決這個(gè)問題的一種簡(jiǎn)便、快捷的解決方案。使用異步FIFO可以在兩個(gè)不同時(shí)鐘系統(tǒng)之間快速而方便地傳輸實(shí)時(shí)數(shù)據(jù)。在網(wǎng)絡(luò)接口、圖像處理等方面,異步FIFO都得到廣泛的應(yīng)用。異步FIFO是一種先進(jìn)先出的電路,使用在數(shù)據(jù)接口部分,用來存儲(chǔ)、緩沖在兩個(gè)異步時(shí)鐘之間的數(shù)據(jù)傳輸。在異步電路中,由于時(shí)鐘之間周期和相位完全獨(dú)立,因而數(shù)據(jù)的丟失
- 關(guān)鍵字: FPGA FIFO
邁瑞醫(yī)療國(guó)際有限公司授予Altera最佳質(zhì)量獎(jiǎng),表彰其業(yè)界最好的FPGA技術(shù)、服務(wù)和支持
- 邁瑞醫(yī)療國(guó)際有限公司(NYSE: MR)是全球領(lǐng)先的醫(yī)療設(shè)備和解決方案供應(yīng)商、美國(guó)紐交所上市企業(yè),授予了Altera公司(NASDAQ: ALTR) 2013年度“最佳質(zhì)量獎(jiǎng)”。邁瑞公司總部設(shè)在中國(guó)深圳,主要業(yè)務(wù)集中在生命信息與支持、體外診斷、數(shù)字超聲、醫(yī)學(xué)影像四大領(lǐng)域。邁瑞公司贊賞Altera及時(shí)交付先進(jìn)的高性價(jià)比可編程邏輯解決方案,一直能夠滿足其高質(zhì)量、可靠性和服務(wù)需求。 這是過去八年中Altera第五次獲得邁瑞公司的獎(jiǎng)項(xiàng),雙方建立了相互信賴的合作關(guān)系,提高了產(chǎn)品質(zhì)量,支持客戶取得成功。邁瑞公司
- 關(guān)鍵字: Altera FPGA 醫(yī)療 邁瑞
基于FPGA的超聲電機(jī)驅(qū)動(dòng)控制電路
- 摘要:針對(duì)直線超聲電機(jī)的特點(diǎn),設(shè)計(jì)了一種以FPGA為核心、基于SOPC技術(shù)和NiosⅡ軟核處理器的新型超聲電機(jī)驅(qū)動(dòng)控制器,以控制直線型超聲電機(jī)的速度和位移。該驅(qū)動(dòng)控制器把CPU、DDS模塊以及光柵反饋計(jì)數(shù)模塊都集成在一片F(xiàn)PGA中,具有電子元件使用少,功耗低,易修改、易升級(jí)等特點(diǎn),為超聲電機(jī)的各種運(yùn)動(dòng)平臺(tái)提供了一個(gè)良好的閉環(huán)控制系統(tǒng)。 超聲電機(jī)是一種新型微特電機(jī),其工作原理是通過壓電材料的逆壓電效應(yīng),使定子在超聲頻段微幅振動(dòng),依靠摩擦將振動(dòng)轉(zhuǎn)換成動(dòng)子的旋轉(zhuǎn)(直線)運(yùn)動(dòng)。超聲電機(jī)具有體積小,重量輕、結(jié)構(gòu)緊
- 關(guān)鍵字: FPGA SOPC
Altera為下一代非易失FPGA提供早期使用軟件
- Altera公司(Nasdaq: ALTR)今天宣布,為Altera最新的10代FPGA和SoC系列產(chǎn)品之一——MAX? 10 FPGA,提供Quartus? II beta軟件和早期使用文檔?;赥SMC的55 nm嵌入式閃存工藝技術(shù),MAX 10 FPGA在小外形封裝、低成本和瞬時(shí)接通可編程邏輯器件中采用了先進(jìn)的工藝,是革命性的非易失FPGA。提供軟件支持和產(chǎn)品文檔,客戶可以馬上開始他們的MAX 10 FPGA設(shè)計(jì)?! ltera最近完成了首批MAX 10 FPGA投片,與TSMC合作將于201
- 關(guān)鍵字: Altera FPGA SoC
采用高性能SRAM提高DSP密集型應(yīng)用的性能
- 軍事與國(guó)防應(yīng)用極大地受益于數(shù)字信號(hào)處理器(DSP),其廣泛應(yīng)用于雷達(dá)、軟件無線電(SDR)、靈巧彈藥與目標(biāo)探測(cè)系統(tǒng)、電子戰(zhàn)應(yīng)用、飛機(jī)成像以及眾多其它應(yīng)用。DSP借助其完美架構(gòu)提供的精確處理能力可以顯著提高性能。關(guān)鍵DSP功能包括實(shí)時(shí)信號(hào)處理、超高吞吐量與可重編程功能。本文介紹了如何采用高性能四倍數(shù)據(jù)速率(QDR)SRAM而使整體DSP系統(tǒng)性能至少提高兩倍(與使用SDRAM的傳統(tǒng)方法相比)的方法?! ?shù)字信號(hào)處理 數(shù)字信號(hào)處理包含把信號(hào)轉(zhuǎn)換成數(shù)字形式后對(duì)其進(jìn)行處理的方法,如:雷達(dá)處理。雷達(dá)系統(tǒng)基本上是
- 關(guān)鍵字: DSP SDR FPGA
基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
- 隨著嵌入式技術(shù)的飛速發(fā)展,對(duì)嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長(zhǎng)的態(tài)勢(shì),因此,嵌入式技術(shù)也相應(yīng)地取得了重要的進(jìn)展,系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的方向發(fā)展?,F(xiàn)場(chǎng)可編程門陣列FPGA經(jīng)過近20年的發(fā)展,到目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。 FPGA具有單片機(jī)和DSP無法比擬的優(yōu)勢(shì),相對(duì)于單片機(jī)和DSP工作需要依靠其上運(yùn)行的軟件進(jìn)行,F(xiàn)PGA全部的控制邏輯是由延時(shí)更小的硬件來完成的。 通用串行總線(USB)是現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì),是解決計(jì)算機(jī)與外設(shè)連接瓶頸的有效手段,USB2.O版本在原先的版本
- 關(guān)鍵字: FPGA FPGA
加速度計(jì)和陀螺儀傳感器:原理、檢測(cè)及應(yīng)用
- 微機(jī)電系統(tǒng)(MEMS)在消費(fèi)電子領(lǐng)域的應(yīng)用越來越普及,移動(dòng)市場(chǎng)的增長(zhǎng)也帶動(dòng)了MEMS需求的日益旺盛。實(shí)際上,MEMS傳感器正在成為消費(fèi)類和移動(dòng)產(chǎn)品差異化的關(guān)鍵要素,例如游戲控制器、智能手機(jī)和平板電腦。MEMS為用戶提供了與其智能設(shè)備交互的全新方式。本文簡(jiǎn)要介紹MEMS的工作原理、檢測(cè)架構(gòu)以及各種潛在應(yīng)用。
- 關(guān)鍵字: MEMS ASIC 控制器 陀螺儀 傳感器 201406
京微雅格推出國(guó)內(nèi)首款低功耗FPGA芯片CME-HR(黃河)系列
- 日前,京微雅格(北京)科技有限公司宣布適時(shí)推出了黃河系列CAP(可編程應(yīng)用平臺(tái))HR系列,以迎合低功耗,小封裝及靈活的應(yīng)用場(chǎng)景需求?! ?jù)京微雅格產(chǎn)品市場(chǎng)總監(jiān)竇祥峰介紹,其產(chǎn)品特點(diǎn)如下: CME-HR系列低功耗FPGA采用40納米臺(tái)聯(lián)電低功耗工藝,靜態(tài)最低功耗可達(dá)35.2uW,最小封裝WLCSP16僅1.5mm*1.5mm?! ≡撓盗挟a(chǎn)品主要面向手持類或其它移動(dòng)便攜式終端與設(shè)備的相關(guān)應(yīng)用領(lǐng)域,該領(lǐng)域要求具備遠(yuǎn)程升級(jí)、動(dòng)態(tài)配置和功耗管理等功能,滿足LTE及未來的5G智能手機(jī)、便攜式智能終端(Tablet
- 關(guān)鍵字: 京微雅格 CAP FPGA
一種基于DSP與FPGA的高速通信接口設(shè)計(jì)方案
- 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中,信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì),DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越,故基于這類。DSP的DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。同時(shí)在這類實(shí)時(shí)處理系統(tǒng)中,F(xiàn)PGA與DSP芯片之間數(shù)據(jù)的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數(shù)據(jù)通信主要有兩種方式:總線方式和鏈路口方式。鏈
- 關(guān)鍵字: DSP FPGA
基于FPGA的自適應(yīng)均衡器算法實(shí)現(xiàn)
- 摘要:近年來,自適應(yīng)均衡技術(shù)在通信系統(tǒng)中的應(yīng)用日益廣泛,利用自適應(yīng)均衡技術(shù)在多徑環(huán)境中可以有效地提高數(shù)字接收機(jī)的性能。為了適應(yīng)寬帶數(shù)字接收機(jī)的高速率特點(diǎn),本文闡述了自適應(yīng)均衡器的原理并對(duì)其進(jìn)行改進(jìn)。最后使用FPGA芯片和Verilog HDL設(shè)計(jì)實(shí)現(xiàn)了自適應(yīng)均衡器并仿真驗(yàn)證了新方法的有效性。 信道均衡技術(shù)(Channel equalization)是指為了提高衰落信道中的通信系統(tǒng)的傳輸性能而采取的一種抗衰落措施。它主要是減小信道的多徑時(shí)延帶來的碼間串?dāng)_(ISI)問題。其原理是對(duì)信道或整個(gè)傳輸系統(tǒng)特性進(jìn)行
- 關(guān)鍵字: FPGA LMS
在云端,還好嗎?
- 十四個(gè)月之前,我參加了一次Plunify的媒體沙龍活動(dòng),寫了一篇名為《云時(shí)代才剛剛開始》的文章,談了一點(diǎn)我對(duì)把芯片設(shè)計(jì)結(jié)合云計(jì)算和對(duì)Plunify這家創(chuàng)業(yè)公司的看法。那時(shí)候,Plunify主推的業(yè)務(wù)是租用亞馬遜的服務(wù)器資源,搭建一個(gè)FPGA開發(fā)的云端平臺(tái),讓設(shè)計(jì)公司可以把設(shè)計(jì)方案上傳到云端來仿真,以節(jié)省大量的時(shí)間,同時(shí)也避開了自建云的昂貴成本?! ∫荒赀^去了,我終于又有機(jī)會(huì)和Plunify做一次更加深入的交流,看看Plunify在中國(guó)大陸市場(chǎng)的深水里摸了一年石頭后,到底有沒有摸到魚?! lunify
- 關(guān)鍵字: Plunify 云端 FPGA InTime
逐夢(mèng)十年賽靈思
- 時(shí)間都去哪了?當(dāng)公司全球上下熱烈慶祝成立30周年的時(shí)候, 回首我在賽靈思竟然也已有十載。從上海到北京,從新天地到盤古大觀,從北京最開始幾個(gè)人的小辦事處到今天數(shù)十人數(shù)千規(guī)模的北京公司,我有幸見證了賽靈思在中國(guó)的巨大發(fā)展和變遷,但不變的是這份工作帶來的強(qiáng)大吸引力和提供給大家的實(shí)現(xiàn)夢(mèng)想的舞臺(tái)。 賽靈思是我的第一份工作,一做就做了十年。很多周圍的同學(xué)朋友都已經(jīng)換了多家公司,也有很多在高校都成了學(xué)術(shù)帶頭人,教授, 也不停地有獵頭和朋友追問我為什么不愿意動(dòng)一動(dòng)。 我清楚我的執(zhí)著和堅(jiān)守來源于公司人性化和平等的
- 關(guān)鍵字: 賽靈思 FPGA PAE
fpga-to-asic介紹
您好,目前還沒有人創(chuàng)建詞條fpga-to-asic!
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對(duì)fpga-to-asic的理解,并與今后在此搜索fpga-to-asic的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473