fpga 文章進入fpga技術社區(qū)

實驗16：扭環(huán)形計數(shù)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握扭環(huán)形計數(shù)器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個右移扭環(huán)形計數(shù)器。實驗原理將移位寄存器的輸出非q0連接到觸發(fā)器q3的輸入，這樣就構成了一個扭環(huán)形計數(shù)器。初始化復位時，給q0一個初值0000，則在循環(huán)過程中依次為：000010001100111011110111001100010000。Verilog HDL建模描述用行為級描述右移扭環(huán)形計數(shù)器程序清單tw
關鍵字：扭環(huán)形計數(shù)器 FPGA Lattice Diamond Verilog HDL

用FPGA構建邊緣AI推理應用很難？這樣做，變簡單！

對于希望在邊緣的推理處理器上實施人工智能 (AI) 算法的設計人員來說，他們正不斷面臨著降低功耗并縮短開發(fā)時間的壓力，即使在處理需求不斷增加的情況下也是如此。現(xiàn)場可編程門陣列 (FPGA) 為實施邊緣AI所需的神經(jīng)網(wǎng)絡 (NN) 推理引擎提供了特別有效的速度和效率效率組合。然而，對于不熟悉 FPGA 的開發(fā)人員來說，傳統(tǒng)FPGA的開發(fā)方法可能相當復雜，往往導致他們?nèi)ミx擇不太理想的解決方案。本文將介紹來自Microchip Technology的一種比較簡單的方法。通過這種方法，開發(fā)人員可以使用FPGA和軟
關鍵字： DigiKey FPGA 邊緣AI

實驗15：環(huán)形計數(shù)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握環(huán)形計數(shù)器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務設計一個4位右循環(huán)一個1的環(huán)形計數(shù)器。實驗原理將移位寄存器的輸出q0連接到觸發(fā)器q3的輸入，并且在這4個觸發(fā)器中只有一個輸出為1，另外3個為0，這樣就構成了一個環(huán)形計數(shù)器。初始化復位時，給q0一個置位信號，則唯一的1將在環(huán)形計數(shù)器中循環(huán)移位，每4個時鐘同期輸出一個高電平脈沖。Verilog HDL建模描述用行為級描述
關鍵字：環(huán)形計數(shù)器 FPGA Lattice Diamond Verilog HDL

實驗14：移位寄存器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握移位寄存器原理；（3）學習用Verilog HDL行為級描述時序邏輯電路。實驗任務本實驗的任務是設計一個7位右移并行輸入、串行輸出的移位寄存器。實驗原理如果將多個觸發(fā)器級聯(lián)就構成一個多位的移位寄存器，如下圖所示，是以4位移位寄存器為例的邏輯電路圖，其中的LD/SHIFT是一個置數(shù)/移位控制信號。當LD/SHIFT為1時，在CP作用下，從輸入端A、B、C、D并行接收數(shù)據(jù)；當LD/SHIFT為0時，在
關鍵字：移位寄存器 FPGA Lattice Diamond Verilog HDL

實驗13：JK觸發(fā)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握JK觸發(fā)器原理；（3）學習用Verilog HDL語言行為機描述方法描述JK觸發(fā)器電路。實驗任務本實驗的任務是設計一個JK觸發(fā)器實驗原理帶使能端RS鎖存器的輸入端R=S=1時，鎖存器的次態(tài)不確定，這一因素限制了其應用。為了解決這個問題，根據(jù)雙穩(wěn)態(tài)元件兩個輸出端互補的特點，用Q和非Q反饋控制輸入信號，并用J代替S,用K代替R,構成了J-K鎖存器。Verilog HDL建模描述用行為級描述實現(xiàn)的帶異步
關鍵字： JK觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實驗12：邊沿觸發(fā)的D觸發(fā)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握D觸發(fā)器原理；（3）學習用Verilog HDL語言行為機描述方法描述D觸發(fā)器電路。實驗任務本實驗的任務是描述一個帶有邊沿觸發(fā)的同步D觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關的狀態(tài)作為觸發(fā)器輸入信號d，觸發(fā)器的輸出信號q和~q，用來分別驅動開發(fā)板上的LED，在clk上升沿的驅動下，當撥碼開關狀態(tài)變化時LED狀態(tài)發(fā)生相應變化。實驗原理從D觸發(fā)器的特
關鍵字： D觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實驗11：RS觸發(fā)器

實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握RS觸發(fā)器原理；（3）學習用Verilog HDL語言行為級描述方法描述RS觸發(fā)器電路。實驗任務本實驗的任務是描述一個RS觸發(fā)器電路，并通過STEP FPGA開發(fā)板的12MHz晶振作為觸發(fā)器時鐘信號clk，撥碼開關的狀態(tài)作為觸發(fā)器輸入信號S,R，觸發(fā)器的輸出信號Q和非Q，用來分別驅動開發(fā)板上的LED，在clk上升沿的驅動下，當撥碼開關狀態(tài)變化時LED狀態(tài)發(fā)生相應變化。實驗原理基本RS觸發(fā)器可以由兩
關鍵字： RS觸發(fā)器 FPGA Lattice Diamond Verilog HDL

實驗10：七段數(shù)碼管

1. 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握數(shù)碼管驅動；（3）學習用Verilog HDL描述數(shù)碼管驅動電路。2. 實驗任務在數(shù)碼管上顯示數(shù)字。3. 實驗原理數(shù)碼管是工程設計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管（如果包括右下的小點可以認為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點的dp位段組成。實際是由8個LED燈組成的，控制每個LED的點亮或熄滅實現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管，結構如下圖
關鍵字：七段數(shù)碼管 FPGA Lattice Diamond Verilog HDL

Microchip FPGA采用量身定制的PolarFire FPGA和SoC解決方案協(xié)議棧

為智能邊緣設計系統(tǒng)正面臨前所未有的困難。市場窗口在縮小，新設計的成本和風險在上升，溫度限制和可靠性成為雙重優(yōu)先事項，而對全生命周期安全性的需求也在不斷增長。要滿足這些同時出現(xiàn)的需求，需要即時掌握特殊技術和垂直市場的專業(yè)知識。沒有時間從頭開始。Microchip Technology Inc.（美國微芯科技公司）今日宣布在其不斷增長的中端FPGA和片上系統(tǒng)（SoC）支持系列產(chǎn)品中增加了九個新的技術和特定應用解決方案協(xié)議棧，涵蓋工業(yè)邊緣、智能嵌入式視覺和邊緣通信。Microchip FPGA業(yè)務部戰(zhàn)略副總裁S
關鍵字： Microchip FPGA PolarFire 協(xié)議棧

英特爾計劃將可編程解決方案事業(yè)部作為獨立業(yè)務運營

英特爾公司宣布計劃拆分旗下的可編程解決方案事業(yè)部（PSG），將其作為獨立業(yè)務運營。這一決定將賦予PSG所需的自主性和靈活性，以全面加速其發(fā)展，并更有力地參與FPGA行業(yè)的競爭，并廣泛服務于包括數(shù)據(jù)中心、通信、工業(yè)、汽車和航空航天等領域在內(nèi)的多個市場。英特爾還宣布，英特爾執(zhí)行副總裁Sandra Rivera將擔任PSG部門的首席執(zhí)行官，同時Shannon Poulin將擔任首席運營官。在英特爾的持續(xù)支持下，PSG部門的獨立運營預計將于2024年1月1日開始。英特爾預計在發(fā)布2024年第一季度財報時，將PSG
關鍵字：英特爾 PSG FPGA

AMD Kria K24 SOM加速工業(yè)及商業(yè)電機控制應用創(chuàng)新

電機控制系統(tǒng)無處不在，據(jù)統(tǒng)計電機控制消耗了全球工業(yè)能源總用量的70%。隨著電機系統(tǒng)變得更加精密復雜，提供各種速度能力，并且越來越多采用新材料設計，包括碳化硅和氮化鎵來提升效率與性能，同時還能夠降低能耗。新的現(xiàn)代電機需要先進的電機驅動系統(tǒng)來控制這些電機，這樣才能使其扭矩、速度以及應變速達到最大，同時還能使能耗降到最低。電機驅動系統(tǒng)主要是有三個要素，第一是驅動器，第二是供電部分，第三是電機本身。因此專家也表示，提高電機的效率將對全球用電量產(chǎn)生顯著的積極影響。提高這些應用的效率夠使能耗降低15%到40%。所以，
關鍵字： AMD Kria K24 SOM 電機控制 FPGA

英特爾宣布分拆FPGA業(yè)務，目標2-3年后獨立IPO！

英特爾今天通過官網(wǎng)正式宣布，將負責開發(fā)英特爾的 Agilex、Stratix 和其他 FPGA 產(chǎn)品的可編程解決方案部門（PSG）剝離，作為獨立業(yè)務運營，目標是在兩到三年后 IPO中出售部分業(yè)務。英特爾宣布將PSG獨立，并推向IPO2015年5月底，英特爾宣布以167億美元完成了對Altera的收購，成為了其后來的PSG部門，這也是英特爾史上規(guī)模最大的一筆收購。Altera在20年前發(fā)明了世界上第一個可編程邏輯器件，尤以FPGA芯片著稱。隨后在2020年，英特爾的競爭對手AMD也宣布以350億美元的估值收
關鍵字：英特爾 FPGA Altera

AMD推出為超低時延電子交易專屬打造的基于FPGA的加速卡

解決方案合作伙伴Alpha Data、Exegy和Hypertec加入到不斷壯大的面向金融科技市場的超低時延解決方案生態(tài)系統(tǒng)
關鍵字： AMD 超低時延電子交易 FPGA 加速卡

打造強大產(chǎn)品陣容,英特爾FPGA產(chǎn)品系列再添新成員

為滿足客戶不斷增長的需求，英特爾近日宣布將進一步擴大英特爾Agilex? FPGA產(chǎn)品系列的陣容，并繼續(xù)擴展可編程解決方案事業(yè)部（PSG）的產(chǎn)品供應范圍，以滿足日益增長的定制化工作負載（包括增強的AI功能）的需求，同時提供更低的總體擁有成本（TCO）和更完整的解決方案。在9月18日的英特爾FPGA技術日（IFTD）期間，英特爾將重點介紹這些新產(chǎn)品和技術，屆時硬件工程師、軟件開發(fā)人員和系統(tǒng)架構師將與英特爾及合作伙伴專家進行深入交流和互動。?“今年1月，我們宣布對Agilex產(chǎn)品系列進行擴容，以便讓
關鍵字：英特爾 FPGA

人工智能、芯片復雜性不斷上升使原型設計變得復雜

不斷的更新、更多的變量以及對性能的新要求正在推動設計前端發(fā)生變化。
關鍵字：原型設計 FPGA SoC

共6375條 12/425 |‹ « 10 11 12 13 14 15 16 17 18 19 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]