首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> mcu-fpga

直接數(shù)字合成技術實現(xiàn)函數(shù)信號發(fā)生器

  • 本文利用直接數(shù)字合成技術通過一款FPGA可編程邏輯芯片實現(xiàn)函數(shù)信號發(fā)生器的研制，該信號發(fā)生器是以Altera公司生產(chǎn)的EP4CE6F17C8芯片為設計載體，通過DDS技術實現(xiàn)兩路同步信號輸出。通過軟件Quartus-II12.0和Nios-II 12.0開發(fā)環(huán)境編程，實現(xiàn)多種波形信號輸出，信號具有高精度的頻率分辨率能力，最高可達36位。最后通過實驗輸出的波形信號符合標準。
  • 關鍵字： 直接數(shù)字合成技術  FPGA  信號發(fā)生器  Quartus-II  201512  

下一代FPGA有望實現(xiàn)突破性優(yōu)勢

  • 　　本白皮書介紹為什么電信帶寬和基礎設施促進了FPGA功能的增強，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡要介紹了下一代FPGA和SoC系列品?！　∫浴　∽钚掳l(fā)布的FPGA是硬件規(guī)劃人員、軟件開發(fā)人員和系統(tǒng)設計人員實現(xiàn)其下一代產(chǎn)品目標的關鍵支撐因素。大量的電信基礎設施成指數(shù)增長的帶寬需求以及各行業(yè)使用這些帶寬的需求使得現(xiàn)有硬件和軟件解決方案很難滿足性能要求，也難以達到成本和功耗目標。ASIC、ASSP和獨立處理器遇到了發(fā)展瓶頸，P
  • 關鍵字： FPGA  SoC  

采用三柵極技術FPGA的突破性優(yōu)勢

  • 　　引言　　2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨家采用Intel的14nm 3D Tri-Gate(三柵極)晶體管技術。這使得Altera成為當前采用最先進、最高性能半導體技術的獨家專業(yè)FPGA供應商。本文介紹了三柵極及相關技術的歷史與現(xiàn)狀，以便了解三柵極技術對高性能FPGA性能的影響，以及其在數(shù)字電路速度、功率以及生產(chǎn)方面有何種程度的優(yōu)勢?！　【w管設計的背景　　1947年，貝爾實驗室展示了第一支晶體管，采用的是鍺
  • 關鍵字： Altera  FPGA  

Altera功能安全包與靈活的FPGA相結合，實現(xiàn)“鎖步”處理器解決方案，降低了風險，促進產(chǎn)品及時面市

  • 　　Altera公司今天宣布，開始提供面向Nios? II嵌入式處理器的Altera?功能安全鎖步解決方案，這一解決方案降低了設計周期風險，幫助系統(tǒng)設計人員簡化工業(yè)和汽車安全應用的認證。Altera與意大利比薩的功能安全領先供應商YOGITECH聯(lián)合開發(fā)的鎖步解決方案采用了Altera FPGA、SoC，認證工具流程，以及YOGITECH的知識產(chǎn)權(IP)內(nèi)核。這一解決方案幫助客戶在Altera FPGA中輕松實現(xiàn)SIL3安全設計，包括低成本Cyclone? V&n
  • 關鍵字： Altera  FPGA  

紫光半導體收購集中美國 專挑寡占市場

  • 　　面對清華紫光集團董事長趙偉國再次放話，將先把收購目光集中在美國半導體產(chǎn)業(yè)的說法，日前臺系IC設計公司均表達不意外，畢竟臺灣政府目前尚未通過相關法令限制，加上相關配套措施還需產(chǎn)官學界互相討論，與其現(xiàn)在買市值不大的臺灣IC設計公司，對清華紫光集團并無法產(chǎn)生立即性的幫助。 　　產(chǎn)業(yè)界人士指出，以清華紫光的大陸內(nèi)需市場色彩，加上先前出手目標多鎖定具備一定程度寡占特性的產(chǎn)業(yè)來看，全球三強鼎立的EDA市場、繪圖芯片與FPGA產(chǎn)業(yè)，或許是清華紫光集團在談判桌上的下一個目標。 　　確實從清華紫光收購動作一路多鎖定
  • 關鍵字： 紫光  FPGA  

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  • 　　Altera公司(Nasdaq)公開業(yè)界第一款異構系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結構設計滿足了高性能系統(tǒng)對存儲器帶寬最嚴格的要求。 　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的
  • 關鍵字： Altera  FPGA  

Altera公開業(yè)界第一款集成了HBM2 DRAM和FPGA的異構SiP器件

  • 　　Altera公司今天公開業(yè)界第一款異構系統(tǒng)級封裝(SiP，System-in-Package)器件，集成了來自SK Hynix的堆疊寬帶存儲器(HBM2)以及高性能Stratix® 10 FPGA和SoC。Stratix 10 DRAM SiP代表了新一類器件，其特殊的體系結構設計滿足了高性能系統(tǒng)對存儲器帶寬最嚴格的要求。 　　數(shù)據(jù)中心、廣播、固網(wǎng)和高性能計算等系統(tǒng)要處理的數(shù)據(jù)量不斷攀升，需要的帶寬非常高。相對于目前的分立DRAM解決方案，Stratix 10 DRAM SiP的存儲器帶寬提
  • 關鍵字： Altera  FPGA  

小梅哥和你一起深入學習FPGA之串口調試（一）（下）

  • 　　以上為小梅哥為了對特權同學的串口收發(fā)模塊進行測試所展開的部分工作，到這里，仿真測試所需要的準備工作我們就做好了，接下來將實際進行仿真，通過仿真來分析該模塊的性能?！　∵@里極力推薦大家使用modelsim進行仿真，因為quartusII自帶的仿真工具靈活性和功能都趕modelsim相差甚遠。Modelsim作為一款強大的仿真軟件，在業(yè)界被廣泛使用。同時，modelsim針對不同的EDA廠家，也推出了OEM版本，modelsim-altera就是為Altera公司開發(fā)的OEM版本，此版本針對Altera公
  • 關鍵字： FPGA  串口調試  

小梅哥和你一起深入學習FPGA之串口調試（一）(上)

  • 　　大家好，這幾天在各個論壇上，經(jīng)常就有人在向我咨詢基于FPGA的串口通信代碼，大部分都是在網(wǎng)上下載一個現(xiàn)成的代碼，但是在使用中就遇到了各種問題，于是就發(fā)到了論壇上來求助。在閱讀了他們的代碼之后，我發(fā)現(xiàn)幾乎出自同一個版本(目前確定為特權同學的基于EPM240入門實驗的代碼)。他們在調試這個代碼的時候，經(jīng)常存在這樣幾個問題：1、部分人對該串口通訊模塊完全不理解，對每句話，甚至每個模塊的功能都不理解;2、部分人采用最原始的畫波形的方式來對該模塊進行仿真，結果無法得到仿真結果;3、部分人不會使用modelsim
  • 關鍵字： FPGA  串口調試  

ASDF：精細粒度異構助力創(chuàng)新， Altera將進入大FPGA時代

  • 　　“數(shù)十個合作伙伴，數(shù)百家客戶，數(shù)千計的工程師，這三股強大的力量構成了Altera SoC大的生態(tài)系統(tǒng)，也是Altera在SoC領域投入5年所獲得的成就。”Altera公司嵌入式處理營銷資深總監(jiān)Chris Balough在一年一度的Altera SoC開發(fā)者大會上自豪地表示。 　　
  • 關鍵字： Altera  FPGA  

芯片級尺寸的MCU如何適應可穿戴設計中的尺寸限制？

  • 　　消費類電子產(chǎn)品經(jīng)過幾十年的發(fā)展已經(jīng)有無數(shù)種各類用途的設備，從專業(yè)設備到個人消費品。雖然存在性能和功能的差異，但是消費類電子產(chǎn)品往往遵循相同 的設計趨勢：設備功能變得越來越強大、體積小巧和省電?？纱┐髟O備集中體現(xiàn)了這一趨勢，它是一種便攜、電池供電、高集成度的設備，負責從高精度模擬測量到 直觀用戶界面的所有一切。可穿戴式設備開發(fā)人員必須仔細的在多種集成電路(IC)中匹配產(chǎn)品的需求，有時還需要同時應對相互矛盾的優(yōu)先選項?！　±?nbsp;如，讓我們仔細思考，在靈巧的可穿戴式設計中如何兼顧
  • 關鍵字： MCU  可穿戴  

Altera榮獲Frost & Sullivan全球FPGA技術創(chuàng)新領先獎

  • 　　Altera公司榮獲分析公司Frost & Sullivan的全球FPGA技術創(chuàng)新領先獎，表彰Altera在技術特性和未來業(yè)務價值方面更勝一籌。該獎項彰顯Altera在其Arria® 10 FPGA中實現(xiàn)IEEE 754單精度硬核浮點DSP (數(shù)字信號處理)模塊——處理速率高達1.5 TFLOPS (每秒萬億次浮點運算)，進一步提高了數(shù)字系統(tǒng)設計的能效和生產(chǎn)效率。Altera的可編程器件幫助客戶針對大數(shù)據(jù)和搜索應用、數(shù)據(jù)中心加速、軍事通信和高性能計算等需要高精度
  • 關鍵字： Altera  FPGA  

使用面向FPGA的OpenCL設計兩百萬點頻域濾波器

  • 快速傅里葉變換(FFT)是信號處理應用的基礎。FPGA供應商一直以來提供了運行良好的FFT庫，處理適配到FPGA片內(nèi)存儲器中的大量數(shù)據(jù)。但是，如果數(shù)據(jù)規(guī)模太大，應該如何應對? 為解決這一問題，F(xiàn)PGA設計人員現(xiàn)在必須要做出設計決定，這些決定互相糾纏在一起，例如，片內(nèi)FFT內(nèi)核的配置選擇，其數(shù)量，它們怎樣連接并訪問外部存儲器，多個內(nèi)核之間的同步等。分析所有這類設計決定就是要能夠很好的結合現(xiàn)有產(chǎn)品，在HDL中編程，這會非常耗時，而且?guī)砹诵阅軉栴}。采用OpenCL等高級編程語言，能夠很快的完成系統(tǒng)設計分析。本
  • 關鍵字： FPGA  頻域濾波器  OpenCL  201511  

OpenPOWER+CAPI實現(xiàn)第二代分布計算

  • 本文介紹了CAPI技術，并給出基于CAPI應用的三個案例。
  • 關鍵字： CAPI  CPU  FPGA  201511  

在Xilinx FPGA上快速實現(xiàn)JESD204B

  • 　　簡介 　　JESD204是一種連接數(shù)據(jù)轉換器(ADC和DAC)和邏輯器件的高速串行接口，該標準的 B 修訂版支持高達 12.5 Gbps串行數(shù)據(jù)速率，并可確保 JESD204 鏈路具有可重復的確定性延遲。隨著轉換器的速度和分辨率不斷提升，JESD204B接口在ADI高速轉換器和集成RF收發(fā)器中也變得更為常見。此外，F(xiàn)PGA和ASIC中靈活的串行器/解串器(SERDES)設計正逐步取代連接轉換器的傳統(tǒng)并行LVDS/CMOS接口，并用來實現(xiàn) JESD204B物理層。本文介紹如何快速在Xilinx?
  • 關鍵字： Xilinx  FPGA  
共9870條 174/658 |‹ « 172 173 174 175 176 177 178 179 180 181 » ›|

mcu-fpga介紹

您好，目前還沒有人創(chuàng)建詞條mcu-fpga!
歡迎您創(chuàng)建該詞條，闡述對mcu-fpga的理解，并與今后在此搜索mcu-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473