mcu-fpga 文章進(jìn)入mcu-fpga技術(shù)社區(qū)

FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口?

　　大家好，我叫Paul Evans，是Stratix III產(chǎn)品營銷經(jīng)理。到目前為止，我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲(chǔ)器工作，今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數(shù)據(jù)交錯(cuò)，如屏幕上所示。　　為了更好地進(jìn)行演示，我們將使用這里所示的Stratix III DDR3存儲(chǔ)器電路板。它上面有幾個(gè)高速雙倍數(shù)據(jù)速率存儲(chǔ)器，例如DDR2 UDIMM插槽、RLD RAM、QDR，當(dāng)然，還有DDR3 UDIMM插槽。因此，我們所要做的就是通過Quartus軟件來下載一個(gè)簡單設(shè)計(jì)，F(xiàn)PGA
關(guān)鍵字： FPGA DDR3 存儲(chǔ)器

利用FPGA進(jìn)行高速可變周期脈沖發(fā)生器設(shè)計(jì)

　　1 概括　　要求改變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用atelra公司的可編程芯片F(xiàn)PGA設(shè)計(jì)了一款周期和輸出個(gè)數(shù)可變的脈沖發(fā)生器。經(jīng)過板級(jí)調(diào)試獲得良好的運(yùn)行效果。　　2 總體設(shè)計(jì)思路　　脈沖的周期由高電平持續(xù)時(shí)間與低電平持續(xù)時(shí)間共同構(gòu)成，為了改變周期，采用兩個(gè)計(jì)數(shù)器來分別控制高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間。計(jì)數(shù)器采用可并行加載初始值的n位減法計(jì)數(shù)器。設(shè)定：當(dāng)
關(guān)鍵字： FPGA

基于非接觸IC卡自動(dòng)計(jì)時(shí)停車收費(fèi)系統(tǒng)設(shè)計(jì)

(1)若為發(fā)新卡命令．接著接收上位機(jī)發(fā)來的新用戶數(shù)據(jù)，當(dāng)在有效范圍內(nèi)檢測(cè)到合法卡時(shí)將數(shù)據(jù)寫入IC卡內(nèi)扇區(qū)2...
關(guān)鍵字：上位機(jī) 存儲(chǔ)塊外部中斷非接觸IC卡 MCU 接收函數(shù) 連接圖串口通信設(shè)備號(hào) 停車

增值服務(wù)：FPGA分銷關(guān)鍵詞

　　FPGA是現(xiàn)場(chǎng)可編程門陣列產(chǎn)品的簡稱。消費(fèi)電子等領(lǐng)域的迅猛發(fā)展，引起了FPGA廠商的重視，他們紛紛應(yīng)對(duì)發(fā)展推出了新的產(chǎn)品以滿足市場(chǎng)需要。Xilinx及時(shí)推出適應(yīng)新技術(shù)需要的Spartan-3A系列，Altera公司推出低功耗的CycloneIII系列產(chǎn)品，ACTEL公司推出了IGLOO系列。FPGA市場(chǎng)展開新一輪的競爭，各大FPGA廠商的分銷商都在配合原廠大力推廣新的產(chǎn)品。　　FPGA分銷對(duì)技術(shù)支持要求高　　FPGA產(chǎn)品的技術(shù)專業(yè)性較強(qiáng)，它的分銷與ASIC(專用集成電路)、ASSP(特定應(yīng)用的
關(guān)鍵字： FPGA

基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統(tǒng)空
關(guān)鍵字： FPGA 數(shù)字視頻接口傳感器

基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統(tǒng)空
關(guān)鍵字： FPGA

利用SmartCompile和賽靈思的設(shè)計(jì)工具進(jìn)行設(shè)計(jì)保存

　　在FPGA環(huán)境下，設(shè)計(jì)保存實(shí)施比較復(fù)雜，需要保存的事項(xiàng)包括：一項(xiàng)設(shè)計(jì)的HDL描述、一個(gè)模塊的綜合網(wǎng)表、約束文件內(nèi)的布局信息，以及在局部比特文件中的配置數(shù)據(jù)。賽靈思集成軟件環(huán)境(ISE) 9.1i 軟件以新的SmartCompile 技術(shù)為特色，其中包含兩種新的方法:SmartGuide和Partitions，這兩種方法可以保存像布局或布線這樣的設(shè)計(jì)執(zhí)行數(shù)據(jù)，并且可以減少解決問題所花費(fèi)的時(shí)間。　　SmartGuide采用命名和拓樸匹配技術(shù)來識(shí)別一個(gè)FPGA設(shè)計(jì)中相對(duì)于以前的實(shí)現(xiàn)還沒有發(fā)生改變的各個(gè)部
關(guān)鍵字： FPGA

基于PM3388和FPGA的網(wǎng)絡(luò)接口設(shè)計(jì)

　　本文根據(jù)十接口千兆以太網(wǎng)線路接口卡設(shè)計(jì)的功能需求和性能需求，按照數(shù)據(jù)處理流程劃分功能模塊，以PM3388作為鏈路層處理芯片和兩片高性能FPGA作為鏈路層處理芯片完成了系統(tǒng)設(shè)計(jì)，并給出了具體實(shí)現(xiàn)方案。對(duì)兩片F(xiàn)PGA控制功能的實(shí)現(xiàn)做了重點(diǎn)闡述，對(duì)實(shí)現(xiàn)難點(diǎn)做了深入的分析。　　1 前言　　隨著網(wǎng)絡(luò)規(guī)模的持續(xù)膨脹和新型網(wǎng)絡(luò)應(yīng)用需求的不斷增長，目前基于IPv4技術(shù)的因特網(wǎng)在可擴(kuò)展性、IP地址空間、安全、服務(wù)質(zhì)量控制、移動(dòng)性、運(yùn)營管理和盈利模式等諸多方面面臨著挑戰(zhàn)，尤其是地址空間匱乏、可擴(kuò)展性差等缺陷嚴(yán)重制
關(guān)鍵字： FPGA

利用FPGA協(xié)處理提升無線子系統(tǒng)的性能

　　您可以顯著提高無線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢?有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。　　常見于無線應(yīng)用中這類處理包括有限沖激響應(yīng)(FIR)濾波、快速傅里葉變換(FFT)、數(shù)字上下變頻和前向誤差校正(FEC)。Xilinx? Virtex-4和Virtex-5架構(gòu)提供多達(dá)512個(gè)并行嵌入式DSP乘法器，這些乘法器的工作頻率高于500MHz，最高可提供256 GMAC的DSP性能。　　將需要高速并行處理的工作卸載給FPGA，而將需要高速
關(guān)鍵字： FPGA

基于FPGA的高速DMUX設(shè)計(jì)

介紹了基于Altera公司FPGA的高速DMUX(數(shù)據(jù)分路器)設(shè)計(jì)。通過與DMUX專用器件的比較，說明了這種實(shí)現(xiàn)方式的優(yōu)勢(shì)。
關(guān)鍵字： FPGA DMUX

基于FPGA的光電抗干擾電路設(shè)計(jì)

關(guān)鍵字： FPGA 光電抗干擾電路設(shè)計(jì)

8位、32位MCU整體研發(fā)成本比較

前言：在多數(shù)的微控器(MCU)應(yīng)用中「成本」向來被視為第一設(shè)計(jì)要?jiǎng)t，因此許多工程師傾向(或被要求)使用初階MCU來精省成本，然這僅是精省了量產(chǎn)時(shí)的硬件料件成本，若從整體成本的角度來審視，結(jié)果往往會(huì)適得其反。過去，微控器(MCU)的應(yīng)用設(shè)計(jì)相當(dāng)講究硬件料件成本的精省，如果能在一個(gè)產(chǎn)品上多省個(gè)0.1美元，則產(chǎn)品的量產(chǎn)數(shù)愈多，則成本精省效應(yīng)就愈高，所以過往都偏好使用簡易、低廉的MCU，能用4位MCU完成設(shè)計(jì)就用4位MCU，能用8位MCU完成設(shè)計(jì)就用8位MCU，很少在意后續(xù)硬件設(shè)計(jì)上的后續(xù)發(fā)展、擴(kuò)充彈性
關(guān)鍵字： MCU 研發(fā) 成本

ARM、DSP、FPGA的特點(diǎn)和區(qū)別

ARM（Advanced RISC Machines）是微處理器行業(yè)的一家知名企業(yè)，設(shè)計(jì)了大量高性能、廉價(jià)、耗能低的RISC處理器、相關(guān)技術(shù)及軟件。ARM架構(gòu)是面向低預(yù)算市場(chǎng)設(shè)計(jì)的第一款RISC微處理器，基本是32位單片機(jī)的行業(yè)標(biāo)準(zhǔn)，它提供一系列內(nèi)核、體系擴(kuò)展、微處理器和系統(tǒng)芯片方案，四個(gè)功能模塊可供生產(chǎn)廠商根據(jù)不同用戶的要求來配置生產(chǎn)。由于所有產(chǎn)品均采用一個(gè)通用的軟件體系，所以相同的軟件可在所有產(chǎn)品中運(yùn)行。目前ARM在手持設(shè)備市場(chǎng)占有90以上的份額，可以有效地縮短應(yīng)用程序開發(fā)與測(cè)試的時(shí)間，也降低了
關(guān)鍵字： ARM DSP FPGA 特點(diǎn) 區(qū)別

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲(chǔ)、顯示等方面存在諸多限制，在很大程度上影響了其在實(shí)際中的應(yīng)用。選用高性能的FPGA芯片進(jìn)行數(shù)據(jù)處理，充分利用PC的強(qiáng)大處理功能，配合LabView圖形化語言開發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強(qiáng)，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢(shì)和發(fā)展前景。　　工作原理　　本設(shè)計(jì)選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數(shù)據(jù)采集和處理，外接SR
關(guān)鍵字： FPGA

基于FPGA的鍵盤掃描模塊的設(shè)計(jì)與實(shí)現(xiàn)

　　在電子產(chǎn)品中，鍵盤是最基本的輸入設(shè)備，然而在應(yīng)用中都采用通用的鍵盤掃描器件是不現(xiàn)實(shí)的，需要單獨(dú)設(shè)計(jì)成專用的小鍵盤。現(xiàn)代EDA(電子設(shè)計(jì)自動(dòng)化)技術(shù)提供了一種很好的途徑,利用VHDL硬件描述語言和FPGA器件可以很方便地構(gòu)建鍵盤掃描模塊。經(jīng)過實(shí)際操作檢驗(yàn),該模塊可以很好地對(duì)每一次按鍵動(dòng)作進(jìn)行掃描和響應(yīng)，實(shí)現(xiàn)預(yù)先設(shè)計(jì)的功能。　　1 概述　　1.1 通用鍵盤和專用鍵盤　　在現(xiàn)代個(gè)人計(jì)算機(jī)系統(tǒng)中，一般都采用通用的標(biāo)準(zhǔn)鍵盤(如：標(biāo)準(zhǔn)101/102鍵盤或Microsoft自然PS/2鍵盤)來實(shí)現(xiàn)人與計(jì)
關(guān)鍵字： FPGA