rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

步進(jìn)電機(jī)控制，專(zhuān)用ASIC芯片方案與通用芯片方案對(duì)比

步進(jìn)電機(jī)廣泛應(yīng)用于對(duì)精度要求比較高的運(yùn)動(dòng)控制系統(tǒng)中。在步進(jìn)電機(jī)驅(qū)動(dòng)器的關(guān)鍵技術(shù)研究中提到步進(jìn)電機(jī)的性能在很大程度上取決于所用的驅(qū)動(dòng)器，改善驅(qū)動(dòng)器的性能，可以顯著地提高步進(jìn)電機(jī)的性能，因此研制高性能的步
關(guān)鍵字：驅(qū)動(dòng)器專(zhuān)用芯片 FPGA 通用芯片 PLD GAL 步進(jìn)電機(jī)控制

FPGA實(shí)現(xiàn)的FIR算法在汽車(chē)動(dòng)態(tài)稱(chēng)重儀中的應(yīng)用

　　引言　　車(chē)輛在動(dòng)態(tài)稱(chēng)重時(shí)，作用在平臺(tái)上的力除真實(shí)軸重外，還有許多因素產(chǎn)生的干擾力，如：車(chē)速、車(chē)輛自身諧振、路面激勵(lì)、輪胎驅(qū)動(dòng)力等，給動(dòng)態(tài)稱(chēng)重實(shí)現(xiàn)高精度測(cè)量造成很大困難。若在消除干擾的過(guò)程中采用模擬方法濾波，參數(shù)則不能過(guò)大，否則將產(chǎn)生過(guò)大的延遲導(dǎo)致不能實(shí)現(xiàn)實(shí)時(shí)處理，從而造成濾波后的信號(hào)仍然含有相當(dāng)一部分的噪聲。所以必須采用數(shù)字濾波消除干擾。　　FIR濾波的原理及實(shí)現(xiàn) 　　本文采用FIR數(shù)字濾波，其原理如公式1所示。　　Y(n)= (1) 　　其中h(k)為系統(tǒng)濾波參數(shù)，x(n)為采集的信
關(guān)鍵字： FPGA FIR

高速實(shí)際據(jù)采集智能控制器的設(shè)計(jì)與實(shí)現(xiàn)

摘要：文章以嵌入式和數(shù)據(jù)采集技術(shù)為基礎(chǔ)，研究設(shè)計(jì)并實(shí)現(xiàn)了基于ARM+FPGA體系架構(gòu)面向高速實(shí)時(shí)數(shù)據(jù)采集應(yīng)用的一種實(shí)用新型智能控制器。本文闡述了主處理器ARM最小系統(tǒng)、協(xié)處理器FPGA最小系統(tǒng)和ARM與FPGA通信接口等硬
關(guān)鍵字： ARM FPGA 智能控制器高速實(shí)時(shí)數(shù)據(jù)采集

基于NiosⅡ的單點(diǎn)自適應(yīng)控制器設(shè)計(jì)研究

摘要為了提高道路交叉口通行能力，設(shè)計(jì)了一種單點(diǎn)交叉口自適應(yīng)控制系統(tǒng)。系統(tǒng)采用SOPC方案，利用具有NiosⅡ軟核的FPGA芯片設(shè)計(jì)了控制器的硬件，井利用遺傳算法建立了信號(hào)配時(shí)優(yōu)化模型、VHDL語(yǔ)言進(jìn)行了遺傳算法的硬
關(guān)鍵字： NiosⅡ FPGA 單點(diǎn)交叉口自適應(yīng)控制遺傳算法硬件化

基于ARM與FPGA的電力電源一體化監(jiān)控裝置

為了滿(mǎn)足電力電源系統(tǒng)中復(fù)雜應(yīng)用場(chǎng)景的一體化監(jiān)控需求，文中提出了一種硬件設(shè)計(jì)方案。本方案基于TI公司的AM335x系列ARM Cortex-A8處理器和XILINX公司的Spanan-3系列的FPGA芯片，重點(diǎn)介紹了ARM與FPGA通信互聯(lián)以及其他特殊功能模塊的實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明本硬件系統(tǒng)有應(yīng)用價(jià)值高、性?xún)r(jià)比高、穩(wěn)定可靠、靈活多變等優(yōu)點(diǎn)。
關(guān)鍵字：電力電源一體化監(jiān)控 ARM Cortex―A8 FPGA 觸摸屏防靜電

JPEG2000數(shù)據(jù)壓縮的FPGA實(shí)現(xiàn)

高性能的數(shù)據(jù)壓縮可以有效的減少數(shù)據(jù)對(duì)存儲(chǔ)空間和通信帶寬的要求，降低通信成本。為解決圖像數(shù)據(jù)的高壓縮性能問(wèn)題，本文提出了基于JPEG2000標(biāo)準(zhǔn)的數(shù)據(jù)壓縮系統(tǒng)的FPGA實(shí)現(xiàn)方案。相對(duì)于軟件算法實(shí)現(xiàn)和其他硬件方法，采用FPGA硬件實(shí)現(xiàn)可降低系統(tǒng)復(fù)雜度提高性能。最終設(shè)計(jì)的IP核具有資源占用少，性能良好和便于擴(kuò)展等優(yōu)點(diǎn)，能夠滿(mǎn)足通信傳輸和照相設(shè)備等應(yīng)用需求。
關(guān)鍵字： JPEG2000 數(shù)據(jù)壓縮 FPGA DWT

基于FPGA的多路數(shù)字信號(hào)復(fù)接系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

摘要數(shù)字復(fù)分接技術(shù)是數(shù)字通信網(wǎng)中的一項(xiàng)重要技術(shù)，能將若干路低速信號(hào)合并為一路高速信號(hào)，以提高帶寬利用率和數(shù)據(jù)傳輸效率。文中在介紹數(shù)字復(fù)接系統(tǒng)的基礎(chǔ)上，采用VHDL對(duì)數(shù)字復(fù)分接系統(tǒng)進(jìn)行建模設(shè)計(jì)和實(shí)現(xiàn)。并利
關(guān)鍵字：數(shù)字復(fù)接系統(tǒng) 乒乓操作先進(jìn)先出存儲(chǔ)器 FPGA

基于FPGA IP核的FFT實(shí)現(xiàn)與改進(jìn)

摘要利用FPGA IP核設(shè)計(jì)了一種快速、高效的傅里葉變換系統(tǒng)。針對(duì)非整數(shù)倍信號(hào)周期截?cái)嗨鶎?dǎo)致的頻譜泄露問(wèn)題，提出了一種通過(guò)時(shí)輸入信號(hào)加窗處理來(lái)抑制頻譜泄露的方法。利用Modelsim和Matlab對(duì)設(shè)計(jì)方案進(jìn)行了仿真，同
關(guān)鍵字： FFT FPGA IP核加窗處理

基于FPGA的數(shù)字通信實(shí)訓(xùn)平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：本實(shí)訓(xùn)平臺(tái)著眼于提升高職層次學(xué)生的職業(yè)能力，圍繞典型的數(shù)字通信系統(tǒng)模型，設(shè)計(jì)了擴(kuò)展性強(qiáng)、可測(cè)性好的FPGA核心板，并開(kāi)發(fā)了多個(gè)配套的功能模塊。憑借著FPGA強(qiáng)大的硬件可編程能力，創(chuàng)設(shè)了分層遞進(jìn)的實(shí)驗(yàn)?zāi)Ｊ?/li>
關(guān)鍵字： FPGA 數(shù)字通信系統(tǒng) EP1C3T144 QuartusⅡ9．0 片上通信系統(tǒng)

基于雙口RAM核監(jiān)測(cè)數(shù)字示波器設(shè)計(jì)研究

摘要：在核監(jiān)測(cè)中，常將各種傳感器輸出的信號(hào)通過(guò)A/D轉(zhuǎn)換器轉(zhuǎn)換為數(shù)字信號(hào)，然后利用數(shù)字信號(hào)處理技術(shù)對(duì)各種核信號(hào)進(jìn)行數(shù)字處理。為了準(zhǔn)確測(cè)量核信號(hào)數(shù)字波形的各種參數(shù)，對(duì)基于FPGA雙口RAM的數(shù)字示波器進(jìn)行了設(shè)計(jì)和
關(guān)鍵字：核脈沖數(shù)字示波器數(shù)字波形 FPGA 雙口RAM

ARM與神經(jīng)網(wǎng)絡(luò)處理器的通信方案設(shè)計(jì)

摘要：基于ARM芯片和FPGA的特點(diǎn)，設(shè)計(jì)了一種ARM與FPGA人工神經(jīng)網(wǎng)絡(luò)處理器之間的通信方案。該方案采用ARM的ZDMA控制器對(duì)數(shù)據(jù)傳輸進(jìn)行控制，完成ARM與神經(jīng)網(wǎng)絡(luò)處理器的控制寄存器組、分布式存儲(chǔ)器、樣本存儲(chǔ)器等存儲(chǔ)體
關(guān)鍵字：神經(jīng)網(wǎng)絡(luò) 嵌入式通信 ARM FPGA S3C44BOX ZDMA

基于USB3．0協(xié)議的PC與FPGA通信系統(tǒng)的設(shè)計(jì)

摘要針對(duì)USB2.0在高速數(shù)據(jù)采集系統(tǒng)中帶寬局限問(wèn)題，設(shè)計(jì)了一款基于USB3.0總線的高速數(shù)據(jù)采集接口系統(tǒng)。通過(guò)對(duì)USB3.0的接口硬件系統(tǒng)、設(shè)備固件以及SLAVE FIFO與FPGA接口讀寫(xiě)操作的設(shè)計(jì)，并經(jīng)過(guò)實(shí)驗(yàn)測(cè)試，USB3.0硬
關(guān)鍵字： FPGA USB3．0固件 SLAVE FIFO 數(shù)據(jù)通信

基于USB2．0協(xié)議的通用測(cè)控通信接口設(shè)計(jì)

隨著我國(guó)航空航天技術(shù)的迅速發(fā)展，對(duì)地面遙控遙測(cè)接收機(jī)的實(shí)時(shí)性和高速數(shù)據(jù)傳輸性能的要求越來(lái)越高。越來(lái)越多的遙測(cè)遙控地面信道處理器都采用了實(shí)時(shí)能力更強(qiáng)的高速DSP/FPGA架構(gòu)設(shè)計(jì)方案?；贒SP/FPGA架構(gòu)的設(shè)計(jì)方案
關(guān)鍵字： CY7C68013A 測(cè)控通信 FPGA USB固件設(shè)計(jì)

寬帶載波電力線通信協(xié)議中信道交織的FPGA實(shí)現(xiàn)

摘要介紹了寬帶載波電力線通信協(xié)議中用到的信道交織。在此協(xié)議的基礎(chǔ)上，提出了基于FPGA信道交織模塊的設(shè)計(jì)方案。文中對(duì)信道交織的物理層實(shí)現(xiàn)方法進(jìn)行了介紹，該方法是通過(guò)ROM讀操作和RAM的讀寫(xiě)操作來(lái)實(shí)現(xiàn)信道交織
關(guān)鍵字：信道交織 FPGA 寬帶載波電力線通信

基于FPGA的交通系統(tǒng)遠(yuǎn)程網(wǎng)絡(luò)控制設(shè)計(jì)

為了緩解城市交通擁堵問(wèn)題，提出一種基于FPGA平臺(tái)遠(yuǎn)程網(wǎng)絡(luò)控制的城市交通控制系統(tǒng)設(shè)計(jì)。系統(tǒng)采用TCP/IP傳輸協(xié)議實(shí)現(xiàn)控制中心發(fā)送控制信息給交通系統(tǒng)?？刂浦行牟捎肣t圖形化界面實(shí)現(xiàn)，清楚直觀;交通系統(tǒng)依據(jù)控制信息選擇相應(yīng)配時(shí)方案進(jìn)行顯示。經(jīng)測(cè)試，該系統(tǒng)工作穩(wěn)定、控制精確、可靠性高，且成本較低
關(guān)鍵字： FPGA TCP／IP Qt 交通系統(tǒng) 遠(yuǎn)程控制車(chē)流量