rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

最牛汽車(chē)環(huán)視系統(tǒng)設(shè)計(jì)，實(shí)現(xiàn)360度無(wú)死角的安全駕駛

　　一. 項(xiàng)目概述　　隨著當(dāng)前國(guó)民經(jīng)濟(jì)的快速發(fā)展和人民生活水平的提高，越來(lái)越多的家庭擁有汽車(chē)作為代步工具，如何安全便捷地泊好車(chē)成為了眾多駕駛者共同面對(duì)的難題。　　傳統(tǒng)的泊車(chē)系統(tǒng)主要通過(guò)三種手段使司機(jī)能夠看到汽車(chē)后方情況，這些手段分別是倒后鏡、倒車(chē)?yán)走_(dá)和倒車(chē)攝像頭。然而，這三種手段都存在車(chē)側(cè)面這個(gè)盲區(qū)。對(duì)于一些較復(fù)雜路段，司機(jī)只能看到前后方向，而車(chē)體兩側(cè)則容易被路邊異物刮傷。　　因此，對(duì)汽車(chē)360°環(huán)視系統(tǒng)進(jìn)行研究和開(kāi)發(fā)具有很高的前景性和應(yīng)用性。本項(xiàng)目采用Xilinx Spartan 6
關(guān)鍵字： Xilinx FPGA

FPGA的系統(tǒng)架構(gòu)組成和器件互聯(lián)問(wèn)題

　　通常來(lái)講，“一個(gè)好漢三個(gè)幫”，一個(gè)完整的嵌入式系統(tǒng)中由單獨(dú)一個(gè)FPGA使用的情況較少。通常由多個(gè)器件組合完成，例如由一個(gè)FPGA+CPU來(lái)構(gòu)成。通常為一個(gè)FPGA+ARM，ARM負(fù)責(zé)軟件配置管理，界面輸入外設(shè)操作等操作，F(xiàn)PGA負(fù)責(zé)大數(shù)據(jù)量運(yùn)算，可以看做CPU的專用協(xié)處理器來(lái)使用，也常會(huì)用于擴(kuò)展外部接口。常用的有ARM+FPGA，DSP+FPGA，或者網(wǎng)絡(luò)處理器+FPGA等種種架構(gòu)形式，這些架構(gòu)形式構(gòu)成整個(gè)高速嵌入式設(shè)備的處理形態(tài)。　　不得不說(shuō)的是，隨著技術(shù)的進(jìn)步，現(xiàn)在CP
關(guān)鍵字： FPGA DSP

燈光里的三維世界

　　Led的出現(xiàn)，給顯示行業(yè)帶來(lái)了一場(chǎng)沖擊，它低功耗、多色彩、價(jià)格低廉等優(yōu)點(diǎn)逐漸顯現(xiàn)，越來(lái)越廣泛的應(yīng)用在了各種顯示設(shè)備上。在街上隨處都可見(jiàn)led做的商業(yè)牌子，就連公交車(chē)、出租車(chē)的后面都帶有l(wèi)ed的顯示裝置，用來(lái)顯示廣告等信息，尤其是在濟(jì)南泉城廣場(chǎng)那個(gè)大的led顯示屏，可以用來(lái)播放各種視頻和廣告，給我留下深刻印象，還有我們山大中心校區(qū)的新體育場(chǎng)上用到的led顯示，其效果很是玄幻，所以其有很好的開(kāi)發(fā)前景。　　但是這些led的應(yīng)用僅限于平面顯示，效果沒(méi)有達(dá)到最佳，現(xiàn)在我要做的是將led的平面顯示做成立體顯示
關(guān)鍵字： Led FPGA

漫談xilinx FPGA 配置電路

　　這里要談的時(shí)xilinx的spartan-3系列FPGA的配置電路。當(dāng)然了，其它系列的FPGA配置電路都是大同小異的，讀者可以類(lèi)推，重點(diǎn)參考官方提供的datasheet，畢竟那才是最權(quán)威的資料。這里特權(quán)同學(xué)只是結(jié)合自己的理解，用通俗的語(yǔ)言作一點(diǎn)描述。　　所謂典型，這里要列出一個(gè)市面上最常見(jiàn)的spartan-3的xc3s400的配置電路。所有spartan-3的FPGA配置電路的鏈接方式都是一樣的。Xc3s400是40萬(wàn)門(mén)FPGA，它的Configuration 　　Bitstream雖然只有1.
關(guān)鍵字： xilinx FPGA

一款自己DIY的遠(yuǎn)程智能監(jiān)控機(jī)器人

　　設(shè)計(jì)摘要：　　本項(xiàng)目論述了基于網(wǎng)絡(luò)通信技術(shù)和FPGA實(shí)現(xiàn)家庭遠(yuǎn)程控制的方案。用戶可以通過(guò)短信或Internet 網(wǎng)絡(luò)等方式，訪問(wèn)家庭控制器，通過(guò)車(chē)載攝像頭監(jiān)控家庭,從而實(shí)現(xiàn)家庭防火防盜的目的。設(shè)想如果在辦公室想對(duì)家中的情況進(jìn)行了解，而又束手無(wú)策時(shí)，本系統(tǒng)便很好的解決了這個(gè)問(wèn)題，它可以通過(guò)PC機(jī)遠(yuǎn)程操控家中的智能小車(chē)，把車(chē)載攝像頭采集的圖像數(shù)據(jù)通過(guò)以太網(wǎng)的方式傳送到PC端，而PC端又可以控制小車(chē)的移動(dòng)以提取不同位置的信息，從而實(shí)現(xiàn)對(duì)家庭的遠(yuǎn)程監(jiān)控。這實(shí)際是一項(xiàng)機(jī)器視覺(jué)的技術(shù)，在工業(yè)控制中有非常廣的應(yīng)
關(guān)鍵字： FPGA 機(jī)器人

FPGA入門(mén)者必讀寶典：詳述開(kāi)發(fā)流程每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)

　　要知道，要把一件事情做好，不管是做哪們技術(shù)還是辦什么手續(xù)，明白這個(gè)事情的流程非常關(guān)鍵，它決定了這件事情的順利進(jìn)行與否。同樣，我們學(xué)習(xí)FPGA開(kāi)發(fā)數(shù)字系統(tǒng)這個(gè)技術(shù)，先撇開(kāi)使用這個(gè)技術(shù)的基礎(chǔ)編程語(yǔ)言的具體語(yǔ)法、使用工具和使用技巧不談，咱先來(lái)弄清楚FPGA的開(kāi)發(fā)流程是什么。　　FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過(guò)程，這樣來(lái)達(dá)到項(xiàng)目時(shí)間上的優(yōu)勢(shì)。但是，大部分的流程步
關(guān)鍵字： FPGA RTL

基于FPGA的TS over IP的設(shè)計(jì)與實(shí)現(xiàn)

隨著互聯(lián)網(wǎng)的發(fā)展, 數(shù)字電視信號(hào)的網(wǎng)絡(luò)傳輸?shù)玫搅嗽絹?lái)越多的關(guān)注，本文設(shè)計(jì)與實(shí)現(xiàn)了一種基于FPGA和MCU(R8051XC2)的TS over IP系統(tǒng)，并對(duì)傳統(tǒng)的TS over IP系統(tǒng)進(jìn)行了改進(jìn)。此系統(tǒng)通過(guò)從標(biāo)準(zhǔn)TS流接口接收TS流，將其以乒乓操作的方式存放在兩個(gè)雙口RAM中，再通過(guò)一定方法封裝IP包發(fā)送至網(wǎng)絡(luò)，實(shí)現(xiàn)了TS流和網(wǎng)絡(luò)IP數(shù)據(jù)包的相互轉(zhuǎn)換。通過(guò)向系統(tǒng)推送TS流數(shù)據(jù)并使用抓包軟件對(duì)經(jīng)過(guò)系統(tǒng)的數(shù)據(jù)進(jìn)行分析統(tǒng)計(jì)的方法證明，得出以下結(jié)論，此系統(tǒng)在相同情況與有限的硬件條件下，相比傳統(tǒng)的使用FIFO作為
關(guān)鍵字： FPGA TS over IP 異步時(shí)鐘域通信雙端口RAM 201509

如何實(shí)現(xiàn)軟件定義無(wú)線電動(dòng)態(tài)范圍的最大化

本文回顧了軟件定義無(wú)線電發(fā)展，介紹了擴(kuò)大軟件定義無(wú)線電的動(dòng)態(tài)范圍的電路元件、計(jì)算和仿真工具，并重點(diǎn)關(guān)注ADC的性能和頻率規(guī)劃。
關(guān)鍵字：軟件定義無(wú)線電(SDR) 動(dòng)態(tài)范圍信號(hào) RF 201509

神級(jí)經(jīng)典設(shè)計(jì)案例：用ARM和FPGA搭建神經(jīng)網(wǎng)絡(luò)處理器通信方案

　　引言　　人工神經(jīng)網(wǎng)絡(luò)在很多領(lǐng)域得到了很好的應(yīng)用，尤其是具有分布存儲(chǔ)、并行處理、自學(xué)習(xí)、自組織以及非線性映射等特點(diǎn)的網(wǎng)絡(luò)應(yīng)用更加廣泛。嵌入式便攜設(shè)備也越來(lái)越多地得到應(yīng)用，多數(shù)是基于ARM內(nèi)核及現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的嵌入式應(yīng)用。某人工神經(jīng)網(wǎng)絡(luò)的FPGA處理器能夠?qū)?shù)據(jù)進(jìn)行運(yùn)算處理，為了實(shí)現(xiàn)集數(shù)據(jù)通信、操作控制和數(shù)據(jù)處理于一體的便攜式神經(jīng)網(wǎng)絡(luò)處理器，需要設(shè)計(jì)一種基于嵌入式ARM內(nèi)核及現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的主從結(jié)構(gòu)處理系統(tǒng)滿足要求。　　1人工神經(jīng)網(wǎng)絡(luò)處理器　　1.1人工神經(jīng)網(wǎng)絡(luò)模型　　
關(guān)鍵字： ARM FPGA

點(diǎn)燃產(chǎn)業(yè)創(chuàng)新之火，ICChina推動(dòng)FPGA鼓勵(lì)創(chuàng)新

　　在今天，創(chuàng)新能力是個(gè)熱門(mén)話題。各個(gè)國(guó)家在戰(zhàn)略、政策上對(duì)此也高度重視。今年，國(guó)務(wù)院印發(fā)《中國(guó)制造2025》明確提出提高國(guó)家制造業(yè)創(chuàng)新能力。今天，創(chuàng)新式思維對(duì)于所有工程領(lǐng)域的技術(shù)人員變得如此重要。這主要是全球范圍的技術(shù)進(jìn)步所帶來(lái)的壓力，競(jìng)爭(zhēng)已經(jīng)是在全球范圍了。發(fā)明創(chuàng)造是每個(gè)工程技術(shù)人員的夢(mèng)想，而創(chuàng)新思維是發(fā)明創(chuàng)造的第一步。創(chuàng)新思維是我們大腦在產(chǎn)生新思想或新概念的一個(gè)過(guò)程，也可以是對(duì)現(xiàn)存思想和概念新的延續(xù)。在電子工程領(lǐng)域，F(xiàn)PGA在培養(yǎng)和教育新一代工程技術(shù)人員的創(chuàng)新思維中扮演著重要角色。　　ICChin
關(guān)鍵字： ICChina FPGA

FPGA芯片在編程器燒錄器里的應(yīng)用

　　摘要：FPGA的IO可編程，這給邏輯設(shè)計(jì)和PCB設(shè)計(jì)帶來(lái)一定的靈活性和獨(dú)立性。在編程器的硬件實(shí)現(xiàn)中，F(xiàn)PGA就是充當(dāng)一個(gè)“千手觀音”的角色，為邏輯設(shè)計(jì)和PCB設(shè)計(jì)鋪路架橋，靈活實(shí)現(xiàn)各種功能。　　FPGA是一種“半定制”的芯片，其中一個(gè)特性就是IO口可編程，這個(gè)特性對(duì)編程器能與各類(lèi)封裝芯片互連有很大幫助作用。　　MCU的管腳功能都是固定的，與外部接口通常使用IO口或者總線連接。普通IO口其實(shí)本質(zhì)就是寄存器，這些寄存器都有一個(gè)相應(yīng)的地址，操作IO口就
關(guān)鍵字： FPGA 燒錄器

零基礎(chǔ)學(xué)FPGA （二十五）必會(huì)！從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂（下篇）

　　七、SDRAM工作時(shí)鐘相位偏移計(jì)算　　從上篇文章中我們知道，我們的數(shù)據(jù)是要經(jīng)過(guò)一定的延時(shí)才會(huì)到達(dá)目標(biāo)器件的，這個(gè)延時(shí)也就是相對(duì)于源寄存器的時(shí)鐘發(fā)射沿的時(shí)間延時(shí)，數(shù)據(jù)在源寄存器時(shí)鐘的上升沿到來(lái)時(shí)輸出，經(jīng)過(guò)FPGA的走線，PCB走線等，到達(dá)目標(biāo)寄存器的數(shù)據(jù)端口時(shí)會(huì)有一定的延時(shí)，而這個(gè)數(shù)據(jù)要想被目標(biāo)器件的目的寄存器鎖存，那么，目的寄存器的鎖存時(shí)鐘應(yīng)該盡量在數(shù)據(jù)的有效窗口內(nèi)才能確保數(shù)據(jù)被捕獲成功。所謂數(shù)據(jù)的有效窗口，就是數(shù)據(jù)在兩次變化之間的中間部分，也是數(shù)據(jù)最穩(wěn)定的部分。　　所以，要想將數(shù)據(jù)正確捕獲，
關(guān)鍵字： FPGA SDRAM

零基礎(chǔ)學(xué)FPGA （二十四）必會(huì)！從靜態(tài)時(shí)序分析到SDRAM時(shí)序收斂（上篇）

　　下面我們進(jìn)入正題，今天我們講時(shí)序　　一、從靜態(tài)時(shí)序分析說(shuō)起　　我理解的靜態(tài)時(shí)序分析，就是我們?cè)诓患蛹?lì)的情況下，通過(guò)對(duì)電路進(jìn)行時(shí)序的延遲計(jì)算，預(yù)計(jì)電路的工作流程，對(duì)電路提出我們需要的一些約束條件，比如我們需要從A寄存器到B寄存器的延遲不能大于10ns，如果我們不添加時(shí)序約束，綜合工具可能會(huì)有好幾條路徑，按照它自己的要求來(lái)布局布線，那么從A寄存器到B寄存器的時(shí)間就有可能是20ns或者15ns之類(lèi)的路徑，而我們需要的是不能大于10ns，因此，我們需要添加時(shí)序約束，再根據(jù)特定的時(shí)序模型，使我們的系統(tǒng)
關(guān)鍵字： FPGA SDRAM

小梅哥和你一起深入學(xué)習(xí)FPGA之PS2鍵盤(pán)驅(qū)動(dòng)

　　在我們的電子系統(tǒng)中，當(dāng)需要用到大量的按鍵輸入時(shí)，普通的獨(dú)立按鍵和矩陣鍵盤(pán)已經(jīng)無(wú)法滿足我們的輸入需求，這個(gè)時(shí)候，我們需要使用一種功能更加強(qiáng)大的鍵盤(pán)，來(lái)幫助我們輸入更多的信息。在pc機(jī)上，我們經(jīng)常使用104鍵的鍵盤(pán)，這種鍵盤(pán)與pc機(jī)的接口，可分為USB接口和PS2接口，我們FPGA要實(shí)現(xiàn)USB接口比較困難，因?yàn)閁SB的接口線路，不是標(biāo)準(zhǔn)的TTL電平，而PS2接口，則使用標(biāo)準(zhǔn)的TTL電平，那么我們今天就使用FPGA來(lái)解碼驅(qū)動(dòng)一個(gè)采用PS2接口的pc機(jī)鍵盤(pán)，用這個(gè)鍵盤(pán)來(lái)擴(kuò)展我們FPGA的輸入系統(tǒng)，以使我們能夠
關(guān)鍵字： FPGA PS2