首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> rf-fpga

Achronix以創(chuàng)新FPGA技術推動智能汽車與先進出行創(chuàng)新

  • 全球領先的高性能現(xiàn)場可編程門陣列（FPGA）和嵌入式FPGA（eFPGA）半導體知識產(chǎn)權（IP）提供商Achronix Semiconductor公司宣布，該公司參加了由私募股權和風險投資公司Baird Capital舉辦的“Baird車技術與出行大會（Baird Vehicle Technology & Mobility Conference）”。Achronix此舉是為了聯(lián)絡更多的創(chuàng)新者和投資者，共同推動更加先進的FPGA技術更廣泛地應用于智能汽車、自動駕駛、ADAS和其他先進出行方式。Bai
  • 關鍵字： Achronix  FPGA  智能汽車  

英特爾成立獨立FPGA公司Altera

  • 3月1日，英特爾宣布，成立全新的FPGA（現(xiàn)場可編程門陣列）半導體公司Altera，并計劃在未來兩到三年內(nèi)為Altera進行股票發(fā)行。據(jù)了解，2015年，英特爾斥資167億美元收購Altera，也是迄今為止該公司最大額的并購交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具，同時也加強了供應鏈的韌性，以在FPGA市場繼續(xù)保持領先地位。英特爾表示，Altera的產(chǎn)品組合將更加多元化，包含業(yè)界唯一內(nèi)置AI能力的FPGA。Altera FPGA在云端運算、數(shù)據(jù)中心、工業(yè)自動化、通
  • 關鍵字： 英特爾  FPGA  

英特爾宣布成立全新獨立運營的FPGA公司——Altera

  • 今天，英特爾宣布成立全新獨立運營的FPGA公司——Altera。在FPGA Vision線上研討會期間，首席執(zhí)行官Sandra Rivera和首席運營官Shannon Poulin進行了分享，展示其在超過550億美元的市場中保持領先性的戰(zhàn)略規(guī)劃，強調(diào)將通過打造集成AI功能的FPGA等舉措，進一步豐富公司的產(chǎn)品組合，同時亦表明將持續(xù)助力客戶應對不斷增加的挑戰(zhàn)。會上，Altera也作為新公司的品牌正式對外公布。Altera首席執(zhí)行官Sandra Rivera表示，“現(xiàn)階段，客戶正面臨日益復雜的技術挑戰(zhàn)，而我們
  • 關鍵字： 英特爾  FPGA  Altera  

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

  • 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀70年代，是在專用集成電路（ASIC）的基礎上發(fā)展起來的一種新型邏輯器件，是當今數(shù)字系統(tǒng)設計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功能，且可以反復擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機上修改和更新程序，使硬件設計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
  • 關鍵字： FPGA  CPLD  

淺談因電遷移引發(fā)的半導體失效

  • 前言半導體產(chǎn)品老化是一個自然現(xiàn)象，在電子應用中，基于環(huán)境、自然等因素，半導體在經(jīng)過一段時間連續(xù)工作之后，其功能會逐漸喪失，這被稱為功能失效。半導體功能失效主要包括：腐蝕、載流子注入、電遷移等。其中，電遷移引發(fā)的失效機理最為突出。技術型授權代理商Excelpoint世健的工程師Wolfe Yu在此對這一現(xiàn)象進行了分析。?1、?背景從20世紀初期第一個電子管誕生以來，電子產(chǎn)品與人類的聯(lián)系越來越緊密，特別是進入21世紀以來，隨著集成電路的飛速發(fā)展，人們對電子產(chǎn)品的需求也變得愈加豐富。隨著電子
  • 關鍵字： 電遷移  半導體失效  世健  Microchip  Flash FPGA  

2024年FPGA將如何影響AI？

  • 隨著新一年的到來，科技界有一個話題似乎難以避開：人工智能。事實上，各家公司對于人工智能談論得如此之多，沒有熱度才不正常！在半導體領域，大部分對于AI的關注都集中在GPU或?qū)Ｓ肁I加速器芯片（如NPU和TPU）上。但事實證明，有相當多的組件可以直接影響甚至運行AI工作負載。FPGA就是其中之一。對于那些了解FPGA靈活性和可編程性的人來說，這并不令人驚訝，但對許多其他人來說，這兩者之間的聯(lián)系可能并不明顯。問題的關鍵在于通過軟件讓一些經(jīng)典的AI開發(fā)工具（如卷積神經(jīng)網(wǎng)絡（CNN））針對FPGA支持的可定制電路設
  • 關鍵字： FPGA  AI  萊迪思  

Verilog HDL基礎知識9之代碼規(guī)范示例

  • 2.Verilog HDL 代碼規(guī)范 模板示例//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights reserved // //   File name    
  • 關鍵字： FPGA  verilog HDL  代碼規(guī)范  

Verilog HDL基礎知識9之代碼規(guī)范

  • 1.RTL CODE 規(guī)范1.1標準的文件頭在每一個版塊的開頭一定要使用統(tǒng)一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權等必要信息。 統(tǒng)一使用以下的文件頭：其中*為必需的項目//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights&nbs
  • 關鍵字： FPGA  verilog HDL  代碼規(guī)范  

詳解CPLD/FPGA架構(gòu)與原理

  • 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀70年代，是在專用集成電路（ASIC）的基礎上發(fā)展起來的一種新型邏輯器件，是當今數(shù)字系統(tǒng)設計的主要硬件平臺，其主要特點就是完全由用戶通過軟件進行配置和編程，從而完成某種特定的功能，且可以反復擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機上修改和更新程序，使硬件設計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設計的周期，提高了實現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
  • 關鍵字： CPLD  FPGA  架構(gòu)  

Verilog HDL基礎知識8之綜合語句

  • 可綜合語句1.要保證Verilog HDL賦值語句的可綜合性，在建模時應注意以下要點：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數(shù)不確定的循環(huán)語句，如forever、while等。5.不使用用戶自定義原語（UDP元件）。6.盡量使用同步方式設計電路。7.除非是關鍵路徑的設計，一般不采用調(diào)用門級元件來描述設計的方法，建議采用行為語句來完成設計。8.用always過程塊描述組合邏輯，應在敏感信號列表中列出所有的輸入信號。9.所有的內(nèi)部寄存器都應該能夠被復位，在使用FPGA實現(xiàn)設計時，應盡量使
  • 關鍵字： FPGA  verilog HDL  綜合語句  

Microchip推出低成本PolarFire SoC Discovery工具包 加速RISC-V和FPGA設計

  • 嵌入式行業(yè)對基于RISC-V?的開源處理器架構(gòu)的需求日益增長，但在商用芯片或硬件方面的選擇仍然有限。為了填補這一空白并推動創(chuàng)新，Microchip Technology Inc.（微芯科技公司）宣布推出PolarFire? SoC Discovery工具包。通過為嵌入式處理和計算加速提供用戶友好、功能豐富的開發(fā)工具包，Microchip可幫助各種水平的工程師采用新興技術。新發(fā)布的開源開發(fā)工具包具有支持Linux?和實時應用的四核 RISC-V 應用級處理器、豐富的外設和95K低功耗高性能FPGA邏輯元件。
  • 關鍵字： Microchip  PolarFire  嵌入式系統(tǒng)工程師  RISC-V  FPGA  

Verilog HDL基礎知識7之模塊例化

  • Verilog使用模塊（module）的概念來代表一個基本的功能塊。一個模塊可以是一個元件，也可以是低層次模塊的組合。常用的設計方法是使用元件構(gòu)建在設計中多個地方使用的功能塊，以便進行代碼重用。模塊通過接口（輸入和輸出）被高層的模塊調(diào)用，但隱藏了內(nèi)部的實現(xiàn)細節(jié)。這樣就使得設計者可以方便地對某個模塊進行修改，而不影響設計的其他部分。在verilog中，模塊聲明由關鍵字module開始，關鍵字endmodule則必須出現(xiàn)在模塊定義的結(jié)尾。每個模塊必須具有一個模塊名，由它唯一地標識這個模塊。模塊的端口列表則描述
  • 關鍵字： FPGA  verilog HDL  模塊例化  

Verilog HDL基礎知識6之語法結(jié)構(gòu)

  • 雖然 Verilog 硬件描述語言有很完整的語法結(jié)構(gòu)和系統(tǒng)，這些語法結(jié)構(gòu)的應用給設計描述帶來很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎上的。有些語法結(jié)構(gòu)是不能與實際硬件電路對應起來的，比如 for 循環(huán)，它是不能映射成實際的硬件電路的，因此，Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉(zhuǎn)化為相應的電路結(jié)構(gòu)。因此，我們常用可綜合語句來描述數(shù)字硬件電路。(2) 所
  • 關鍵字： FPGA  verilog HDL  語法結(jié)構(gòu)  

英特爾FPGA Vision線上研討會亮點搶先看

  • 繼宣布將可編程解決方案事業(yè)部 (PSG) 作為獨立業(yè)務部門運營后，英特爾將于3月1日舉行FPGA Vision線上研討會。屆時，首席執(zhí)行官Sandra Rivera和首席運營官Shannon Poulin將分享有關全新企業(yè)品牌、公司愿景與戰(zhàn)略，以及市場增長機會的更多信息。 英特爾PSG團隊誠邀您參加本次線上研討會，深入了解獨立運營的全新FPGA公司，持續(xù)增長的市場及客戶需求，以及我們旨在助力行業(yè)創(chuàng)新加速的產(chǎn)品路線圖。與此同時，線上研討會還將重點介紹FPGA在AI領域的布局，即如何使AI在數(shù)據(jù)中心
  • 關鍵字： 英特爾  FPGA  

Verilog HDL基礎知識4之阻塞賦值 & 非阻塞賦值

  • 阻塞賦值語句串行塊語句中的阻塞賦值語句按順序執(zhí)行，它不會阻塞其后并行塊中語句的執(zhí)行。阻塞賦值語句使用“=”作為賦值符。  例子 阻塞賦值語句  reg x, y, z;  reg [15:0] reg_a, reg_b;  integer count;   // 所有行為語句必須放在 initial 或 always 塊內(nèi)部  initial  begin          x
  • 關鍵字： FPGA  verilog HDL  阻塞賦值  非阻塞賦值  
共7021條 4/469 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

rf-fpga介紹

您好，目前還沒有人創(chuàng)建詞條rf-fpga!
歡迎您創(chuàng)建該詞條，闡述對rf-fpga的理解，并與今后在此搜索rf-fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473