rf-fpga 文章進(jìn)入rf-fpga技術(shù)社區(qū)

iCE40 LP/HX系列FPGA：萊迪思的創(chuàng)新可編程解決方案

FPGA是一種集成電路芯片，它屬于專用集成電路（ASIC）領(lǐng)域中的半定制電路。FPGA芯片廣泛應(yīng)用于通信、軍事、汽車、工業(yè)控制等領(lǐng)域。FPGA具有高度的靈活性和可編程性，其內(nèi)部由大量的可編程邏輯塊（Configurable Logic Block，CLB）組成，這些邏輯塊可以通過編程連接成任意的邏輯電路，從而在不重新設(shè)計電路的情況下，通過編程來改變其功能。FPGA的這種特性大大加快了開發(fā)速度并降低了開發(fā)成本。隨著物聯(lián)網(wǎng)、人工智能和5G等技術(shù)的快速發(fā)展，F(xiàn)PGA芯片的市場需求將進(jìn)一步增加。根據(jù)最新的研究報告
關(guān)鍵字： iCE40 LP/HX FPGA 萊迪思可編程解決方案

國產(chǎn)28納米FPGA流片

珠海鏨芯半導(dǎo)體有限公司（以下簡稱“珠海鏨芯”）近日成功實現(xiàn)28納米流片。鏨芯CERES-1FPGA芯片對標(biāo)28納米FPGA國際主流架構(gòu)，實現(xiàn)管腳兼容，比特流兼容。配合鏨芯KUIPER-1開發(fā)板，用戶可以無縫銜接國際主流開發(fā)平臺和生態(tài)，實現(xiàn)芯片和開發(fā)板國產(chǎn)化替代。據(jù)珠海鏨芯介紹，CERES-1 FPGA包含60萬個邏輯門，3750個6輸入邏輯查找表，100個用戶IO，180KB片上存儲，10片DSP單元。MPW流片成功驗證珠海鏨芯28納米FPGA技術(shù)成熟度和可靠性。公司下一個里程碑事件是28納米FPGA芯片
關(guān)鍵字： FPGA EDA 芯片

9種單片機常用的軟件架構(gòu)

1.線性架構(gòu)這是最簡單的一種程序設(shè)計方法，也就是我們在入門時寫的，下面是一個使用C語言編寫的線性架構(gòu)示例：#include <reg51.h> // 包含51系列單片機的寄存器定義// 延時函數(shù)，用于產(chǎn)生一定的延遲void delay(unsigned int count) {unsigned int i;while(count--) {for(i =
關(guān)鍵字： PCB FPGA 架構(gòu)

基于FPGA的數(shù)字信號處理--什么是定點數(shù)？

在實際的工程應(yīng)用中，往往會進(jìn)行大量的數(shù)學(xué)運算。運算時除了會用到整數(shù)，很多時候也會用到小數(shù)。而我們知道在數(shù)字電路底層，只有「高電平1」和「低電平0」的存在，那么僅憑 0和1 該如何表示小數(shù)呢？數(shù)字電路中，小數(shù)可以用兩種形式來表示：「定點數(shù)」和「浮點數(shù)」。浮點數(shù)的內(nèi)容我們下篇文章再講，本文只講定點數(shù)。什么是定點數(shù)？首先要明確的是，「定點數(shù)」的說法是相對「浮點數(shù)」來說的。要理解什么是定點數(shù)，可以先從要理解它的名字開始–定是什么？點又是什么？「定點數(shù)」是英語「fixed-point number」的中文翻譯，fi
關(guān)鍵字： FPGA 數(shù)字信號定點數(shù)

FPGA是實現(xiàn)敏捷、安全的工業(yè)4.0發(fā)展的關(guān)鍵

到2028年，全球工業(yè)4.0市場規(guī)模預(yù)計將超過2790億美元，復(fù)合年增長率為16.3%。雖然開發(fā)商和制造商對這種高速增長已經(jīng)習(xí)以為常，但其影響才剛剛開始顯現(xiàn)。通過結(jié)合云計算、物聯(lián)網(wǎng)（IoT）和人工智能（AI）的能力，工業(yè)4.0將在未來幾年繼續(xù)提升制造業(yè)的數(shù)字化、自動化和互連計算水平，推動更多企業(yè)擁抱第四次工業(yè)革命。隨著工業(yè)4.0的加速發(fā)展，許多工業(yè)標(biāo)準(zhǔn)和流程將發(fā)生變化，因為許多工業(yè)系統(tǒng)需要先進(jìn)的計算引擎和多種類型的現(xiàn)代連接標(biāo)準(zhǔn)，包括工業(yè)以太網(wǎng)、Wi-Fi和5G。此外，人們越來越關(guān)注更先進(jìn)的軟件工具和應(yīng)用，
關(guān)鍵字： FPGA 工業(yè)4.0 Lattice 萊迪思

Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V軟處理器的支持，以實現(xiàn)可擴展數(shù)據(jù)處理

高性能FPGA芯片和嵌入式FPGA（eFPGA）硅知識產(chǎn)權(quán)（IP）領(lǐng)域的領(lǐng)先企業(yè)Achronix半導(dǎo)體公司，以及RISC-V工具和IP領(lǐng)域的行業(yè)領(lǐng)導(dǎo)者Bluespec有限公司，日前聯(lián)合宣布推出一系列支持Linux的RISC-V軟處理器，這些處理器都可用于Achronix FPGA產(chǎn)品Speedster?7t系列中。這是業(yè)界首創(chuàng)，Bluespec的RISC-V處理器現(xiàn)在無縫集成到Achronix的二維片上網(wǎng)絡(luò)（2D NoC）架構(gòu)中，簡化了集成，使工程師能夠輕松地將可擴展的處理器添加到他們的Achronix
關(guān)鍵字： Achronix FPGA Bluespec RISC-V 軟處理器

英特爾? 加速虛擬蜂窩基站路由器解決方案

基于英特爾? FPGA SmartNIC N6000-PL 平臺的英特爾? 加速虛擬蜂窩基站路由器解決方案，助力通信服務(wù)提供商 (CoSP) 提高服務(wù)創(chuàng)收能力.英特爾應(yīng)需而動，推出基于英特爾? FPGA SmartNIC N6000-PL 平臺的英特爾? 加速虛擬蜂窩基站路由器 (vCSR) 解決方案，以更出色的性能、更低的 TCO、更強的可擴展性，以及對于通信設(shè)備互操作性、高時間同步精度和網(wǎng)絡(luò)切片技術(shù)的有力支持，助力通信服務(wù)提供商更快部署和管理其 5G 網(wǎng)絡(luò)，提高服務(wù)創(chuàng)收能力，并在網(wǎng)絡(luò)性能和成本效益之間
關(guān)鍵字：英特爾虛擬蜂窩基站路由器 FPGA SmartNIC N6000-PL

利用英特爾Agilex FPGA 構(gòu)建更具成本效益、更高效的5G無線電

5G 賽道的競爭已鋪開，且迅速延伸到了更多領(lǐng)域。英特爾 FPGA 采用突破性的軟邏輯和集成芯粒技術(shù)，其性能能夠在關(guān)鍵之處發(fā)揮作用，且具備您所需的靈活性。搶先推廣針對效率和降低開發(fā)成本優(yōu)化的英特爾支持平臺。抓住下一波無線電流行趨勢隨著對無線連接的需求不斷增長，無線電的部署場景日益多樣化，無論是宏觀覆蓋、mMIMO 的用戶容量，或是 mmW 的吞吐量。從商業(yè)移動網(wǎng)絡(luò)到私人企業(yè)和工廠，無線電是與多種頻帶、輸出功率等級、帶寬、不同標(biāo)準(zhǔn)、功能分割以及射頻/天線要求相關(guān)的復(fù)雜系統(tǒng)。無線電必須比以往任何時候都更靈活、
關(guān)鍵字：英特爾 Agilex FPGA 5G無線電

FPGA助力高速未來

超級高鐵技術(shù)是一種十分新潮的交通概念，它有望以其高速、低壓系統(tǒng)重新定義移動出行的未來。超級高鐵的核心是在密封管網(wǎng)絡(luò)中，乘客艙在磁懸浮和電力推進(jìn)下，以超高速度行駛。確保如此復(fù)雜系統(tǒng)的無縫運行和安全性需要先進(jìn)的控制和監(jiān)控功能，而這正是FPGA的用武之地。FPGA提供無與倫比的靈活性、安全性和高性能，可處理各類復(fù)雜任務(wù)，包括管理超級高鐵網(wǎng)絡(luò)中的推進(jìn)、導(dǎo)航和通信等。憑借自身的可重新編程性、行業(yè)領(lǐng)先的安全功能和實時數(shù)據(jù)處理能力，F(xiàn)PGA在優(yōu)化超級高鐵運輸系統(tǒng)的效率和可靠性方面發(fā)揮著關(guān)鍵作用，為更快、更安全、更可持續(xù)
關(guān)鍵字： FPGA 萊迪思 Lattice Swissloop

新型的FPGA器件將支持多樣化AI/ML創(chuàng)新進(jìn)程

近日舉辦的GTC大會把人工智能/機器學(xué)習(xí)（AI/ML）領(lǐng)域中的算力比拼又帶到了一個新的高度，這不只是說明了通用圖形處理器（GPGPU）時代的來臨，而是包括GPU、FPGA和NPU等一眾數(shù)據(jù)處理加速器時代的來臨，就像GPU以更高的計算密度和能效勝出CPU一樣，各種加速器件在不同的AI/ML應(yīng)用或者細(xì)分市場中將各具優(yōu)勢，未來并不是只要貴的而是更需要對的。此次GTC上新推出的用于AI/ML計算或者大模型的B200芯片有一個顯著的特點，它與傳統(tǒng)的圖形渲染GPU大相徑庭并與上一代用于AI/ML計算的GPU很不一樣。
關(guān)鍵字： FPGA AI ML Achronix

為何在RF設(shè)計中理解波反射非常重要？

在低頻下工作的普通電路與針對RF頻率設(shè)計的電路之間的關(guān)鍵區(qū)別在于它們的電氣尺寸。RF設(shè)計可采用多種波長的尺寸，導(dǎo)致電壓和電流的大小和相位隨元件的物理尺寸而變化。這為RF電路的設(shè)計和分析提供了一些基礎(chǔ)的核心原理特性。基本概念和術(shù)語假設(shè)以任意負(fù)載端接傳輸線路（例如同軸電纜或微帶線），并定義波量a和b，如圖1所示。圖1.以單端口負(fù)載端接匹配信號源的傳輸線路。這些波量是入射到該負(fù)載并從該負(fù)載反射的電壓波的復(fù)振幅。我們現(xiàn)在可以使用這些量來定義電壓反射系數(shù)Γ，它描述了反射波的復(fù)振幅與入射波復(fù)振幅的比值：反射系數(shù)也可以
關(guān)鍵字： ADI RF 波反射

AMD 推出 Spartan UltraScale+ 系列，專為成本敏感型邊緣應(yīng)用打造

2024 年 3 月 5 日，加利福尼亞州圣克拉拉—— AMD（超威，納斯達(dá)克股票代碼：AMD）宣布推出 AMD Spartan? UltraScale+? FPGA 系列，這是廣泛的 AMD 成本優(yōu)化型 FPGA 和自適應(yīng) SoC 產(chǎn)品組合的最新成員。Spartan UltraScale+ 器件能為邊緣端各種 I/O 密集型應(yīng)用提供成本效益與高能效性能，在基于 28 納米及以下制程技術(shù)的 FPGA 領(lǐng)域帶來業(yè)界極高的 I/O 邏輯單元比，較之前代產(chǎn)品可帶來高達(dá) 30% 的總功耗下降1，同時還涵蓋 AMD
關(guān)鍵字： FPGA Spartan UltraScale

全新 Spartan UltraScale+ FPGA 系列 - 以小型封裝實現(xiàn)高 I/O 和低功耗

在構(gòu)建嵌入式應(yīng)用的過程中，硬件設(shè)計人員長期以來面臨著艱難的取舍，為推動產(chǎn)品快速上市，他們必須在成本、I/O 數(shù)量和邏輯密度要求之間達(dá)成平衡。我們非常高興地宣布一款解決方案讓這種取舍自此成為歷史: 全新 AMD Spartan UltraScale+ FPGA 低成本系列帶來出色的 I/O 邏輯單元比、低功耗以及強大的安全功能，同時兼具小型尺寸。AMD Spartan UltraScale+ FPGA 系列在價格、功耗、功能和尺寸之間取得了良好的平衡，為我們的成本優(yōu)化型產(chǎn)品組合提供有力補充
關(guān)鍵字： AMD UltraScale FPGA

羅德與施瓦茨與索尼半導(dǎo)體以色列（Sony）合作，達(dá)成了3GPP Rel. 17 NTN NB-IoT RF性能驗證的行業(yè)里程碑

羅德與施瓦茨與索尼半導(dǎo)體以色列（Sony）合作，達(dá)成了3GPP Rel. 17 NTN NB-IoT RF性能驗證的行業(yè)首次里程碑。他們還成功驗證了基于PCT的測試用例。兩項工作都有助于NTN NB-IoT技術(shù)的市場就緒。在2024年巴塞羅那世界移動通信大會上，羅德與施瓦茨將在其展臺上展示與Sony的Altair NTN Release 17 IoT設(shè)備一起進(jìn)行NTN NB-IoT測試的實時演示。與Sony的合作中，羅德與施瓦茨成功驗證了Sony的Altair設(shè)備的NTN NB-IoT功能。使用羅德與施瓦
關(guān)鍵字：羅德與施瓦茨索尼 3GPP Rel. 17 NB-IoT RF

第六代Spartan FPGA迎接智能邊緣互聯(lián)新挑戰(zhàn)

預(yù)計到2028年，物聯(lián)網(wǎng)設(shè)備的數(shù)量將增加一倍以上，處理能力需求也將同步增長。設(shè)備數(shù)量的激增會推動產(chǎn)生對于更高數(shù)量I/O的需求、對更通用I/O的需求，以及對于邊緣端安全解決方案的需求；處理能力需求的提升則需要更強且更有效率的處理器，這些需求的驅(qū)動下，經(jīng)濟(jì)型FPGA迎來了全新的市場發(fā)展機遇。作為經(jīng)濟(jì)型FPGA的經(jīng)典系列，從1998年Spartan FPGA首發(fā)以來持續(xù)推動著包括日常所使用技術(shù)的進(jìn)步以及醫(yī)療機器人和宇航探索等很多突破性的進(jìn)展，特別是最近這些年在諸多邊緣互聯(lián)應(yīng)用中收獲了廣泛的應(yīng)用場景。在總結(jié)Sp
關(guān)鍵字： Spartan FPGA 智能邊緣