surendra背景更新算法 文章 進(jìn)入surendra背景更新算法技術(shù)社區(qū)

一種改進(jìn)型surendra背景更新算法的FPGA實(shí)現(xiàn)

• 針對(duì)現(xiàn)有的動(dòng)態(tài)背景提取運(yùn)動(dòng)目標(biāo)物體算法復(fù)雜且難以在硬件上實(shí)現(xiàn)的問(wèn)題，研究了改進(jìn)型surendra背景更新算法原理的特點(diǎn)，提出了改進(jìn)型surendra背景更新算法的硬件結(jié)構(gòu)，并對(duì)硬件結(jié)構(gòu)進(jìn)行綜合、仿真后，在FPGA芯片上實(shí)現(xiàn)。
• 關(guān)鍵字： 運(yùn)動(dòng)目標(biāo)提取  surendra背景更新算法  FPGA