- 摘 要：本文介紹了一種基于PCI總線的高速實時數據采集系統的設計與實現方法，主要討論了高速數據采集的存儲與傳輸的硬件解決方案，以及該系統的控制邏輯的實現，最后給出了控制邏輯仿真波形。關鍵詞：PCI總線；CPCI總線；高速實時數據采集；FIFO；CPLD
引言目前的大多數雷達信號處理機都是采用自定義總線，不具有通用性，每進行一些系統功能的改變就需要大量的硬件改動。而CPCI總線作為一種新興的工業(yè)總線，其采用了PCI總線的電氣特性以及VME總線的物理特性，兼具了二者的優(yōu)點
- 關鍵字：
CPCI總線 CPLD FIFO PCI總線 高速實時數據采集
- 摘 要：本文介紹了可編程定時器/計數器8253的基本功能，以及一種用VHDL語言設計可編程定時器/計數器8253的方法，詳述了其原理和設計思想，并利用Altera公司的FPGA器件ACEX 1K予以實現。關鍵詞：FPGA；IP；VHDL
引言在工程上及控制系統中，常常要求有一些實時時鐘，以實現定時或延時控制，如定時中斷，定時檢測，定時掃描等，還要求有計數器能對外部事件計數。要實現定時或延時控制，有三種主要方法：軟件定時、不可編程的硬件定時、可編程的硬件定時器。其中可編
- 關鍵字：
FPGA IP VHDL
- 摘要：本文給出了一個基于CPLD高速超聲車距報警器系統設計。關鍵詞：車距報警器；CPLD；雙口RAM 引言 為減少汽車碰撞事故的發(fā)生，汽車碰撞技術在近年發(fā)展很快。汽車避撞技術首先需要解決的問題是汽車之間的安全距離，當汽車與汽車之間的距離小于安全距離時，就應該能夠自動報警。本文給出了高速防撞器的核心部分：車距報警器的設計方法。筆者設計了一款安裝于車前／車尾的便攜式系統，能在汽車停車、倒車以及行使過程中自動監(jiān)控汽車與其它汽車、人和障礙物之間的距離，如果距離小于規(guī)定的安全距離
- 關鍵字：
CPLD
- 摘 要：本文介紹了應用于磁軸承的雙DSP熱備容錯控制方案，該方案采用時鐘同步技術，由總線表決模塊實現系統的容錯處理，硬件判決模塊實現硬件故障判斷。由中心仲裁模塊根據兩判決模塊的結果進行復雜的仲裁，并完成切換和完善的報警邏輯，從而提高了磁軸承控制系統的可靠性。關鍵詞：容錯；磁軸承； 控制器； CPLD； DSP引言電磁軸承(AMB)是利用可控電磁吸力將轉子懸浮起來的一種新型高性能軸承，具有無接觸、無摩擦、高速度、高精度、不需潤滑和密封等一系列特點，在交通、超高速超精密加工
- 關鍵字：
CPLD DSP 磁軸承 控制器 容錯
- 摘 要：本文介紹了基于PCI專用芯片PCI9054和CPLD的DVB碼流接收系統的硬件設計。該設計采用了PCI9054+CPLD的數字處理方案，并采用一種新的方法更高效地利用雙端口RAM，保證了高速、大容量數據流的實時處理。關鍵詞：DVB；PCI；CPLD；雙端口RAM；WDM模式 前言通過PC接收DVB(數字視頻廣播)碼流已成為一項新的多媒體數據接收技術。因此，設計基于PC平臺的DVB碼流接收卡，是數字廣播電視發(fā)展的需要。由于DVB傳輸流的平均傳輸速率為6
- 關鍵字：
CPLD DVB PCI WDM模式 雙端口RAM 存儲器
- 摘 要：本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，采用VHDL描述語言，并結合FPGA，實現了一種非對稱同步FIFO的設計。關鍵詞：非對稱同步FIFO；VHDL；FPGA；DLL；BlockRAM引言FIFO是一種常用于數據緩存的電路器件，可應用于包括高速數據采集、多處理器接口和通信中的高速緩沖等各種領域。然而在某些應用，例如在某數據采集和處理系統中，需要通過同步FIFO來連接8位A/D和16位數據總線的MCU，但是由于目前同步FIFO器件的輸入與輸
- 關鍵字：
BlockRAM DLL FPGA VHDL 非對稱同步FIFO 存儲器
- 摘 要：本文提出了一種利用邊沿觸發(fā)鑒相縮短鎖相環(huán)捕獲時間的方案，并詳細介紹了該方案基于FPGA的實現方法。通過對所設計的鎖相環(huán)進行計算機仿真和硬件測試，表明該方案確實可以提高鎖相環(huán)的捕獲性能。關鍵詞：數字鎖相環(huán)(DPLL)；捕獲時間；FPGA；VHDL引言捕獲時間是鎖相環(huán)的一個重要參數，指的是鎖相環(huán)從起始狀態(tài)到達鎖定狀態(tài)所需時間。在一些系統中，如跳頻通信系統，由于系統工作頻率不斷地發(fā)生快速變化(每秒幾百次到幾千次，甚至高達上萬次)，要求鎖相環(huán)能夠對信號相位快速捕獲。因此
- 關鍵字：
FPGA VHDL 捕獲時間 數字鎖相環(huán)(DPLL)
- 摘 要：本文根據Gollmann密鑰流發(fā)生器的原理和偽隨機序列產生的程序，利用VHDL語言和CPLD，設計出Gollmann密鑰流發(fā)生器。該發(fā)生器滿足一般的加密要求，可以保護信息傳輸的安全。關鍵詞：Gollmann ；VHDL ；CPLD；偽隨機序列引言對通信數據進行加密的方法可分為兩大類：軟加密和硬加密。其中硬加密具有加密強度大、可靠性高等特點。本文根據流密碼發(fā)生器原理，用CPLD設計出了Gollmann流密碼發(fā)生器。原理密碼安全的偽隨機序列發(fā)生器用于流密碼時十分理想
- 關鍵字：
CPLD Gollmann VHDL 偽隨機序列
- 介紹一種利用微控制器動態(tài)配置CPLD器件的方法。將配置文件存放在存儲器中，配置文件中的控制代碼驅動在微處理器中運行的配置引擎；將配置文件中的配置信息通過JTAG口移入CPLD，實現器件的動態(tài)配置
- 關鍵字：
CPLD 器件 動態(tài)配置 系統
- 摘 要：本文介紹了一種同步測周期計數器的設計，并基于該計數器設計了一個高精度的數字頻率計。文中給出了計數器的VHDL編碼，并對頻率計的FPGA實現進行了仿真驗證，給出了測試結果。關鍵詞：頻率計；VHDL；FPGA；周期測量
在現代數字電路設計中，采用FPGA結合硬件描述語言VHDL可以設計出各種復雜的時序和邏輯電路，具有設計靈活、可編程、高性能等優(yōu)點。本文將介紹一種基于FPGA，采用同步測周期的方法來實現寬頻段高精度數字頻率計的設計。
圖1 同步測周期計數器
- 關鍵字：
FPGA VHDL 頻率計 周期測量
- 較詳細地闡述不同邏輯電平的接口原理。以低壓CPLD EPM7512A為例，給出在混合電壓系統中的具體設計方案。
- 關鍵字：
7512A CPLD 7512 EPM
- 介紹了基于可編程邏輯器件CPLD和直接數字頻率合成技術（DDS）的三相多波形函數發(fā)生器的基本原理，并在此基礎上給出了基于CPLD的各模塊設計方法及其VHDL源程序。
- 關鍵字：
CPLD 三相 多波形 函數發(fā)生器
- 采用VHDL語言和圖形輸入設計方法，給出了用CPLD在遠程多路數據采集系統中實現地址譯碼、串口擴展、模塊測試、模數轉換以及高位數據處理等功能的具體方法，同時簡要介紹了遠程多路數據采集系統的工作原理及軟、硬件框架。
- 關鍵字：
CPLD 遠程 多路數據采集 系統
vhdl-cpld介紹
您好，目前還沒有人創(chuàng)建詞條vhdl-cpld!
歡迎您創(chuàng)建該詞條，闡述對vhdl-cpld的理解，并與今后在此搜索vhdl-cpld的朋友們分享。
創(chuàng)建詞條
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
