xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

FPGA遠(yuǎn)程更新重啟系統(tǒng)

正文　 1) 因?yàn)镕PGA具有開(kāi)發(fā)周期短，可更新等優(yōu)點(diǎn)，現(xiàn)在有越來(lái)越多的通訊系統(tǒng)采用FPGA作為實(shí)際產(chǎn)品方案。已經(jīng)有大量的FPGA應(yīng)用到通訊系統(tǒng)中，為了降低系統(tǒng)維護(hù)的人力成本，需要能夠?qū)崿F(xiàn)FPGA遠(yuǎn)程版本更新。本文將以Xi
關(guān)鍵字： FPGA 遠(yuǎn)程更新系統(tǒng)

基于FPGA芯片EP3C10E144C8的OLED真彩色顯示方案

作為第3 代顯示器，有機(jī)電致發(fā)光器件（ OrganicLight Emitting Diode，OLED）由于其主動(dòng)發(fā)光、響應(yīng)快、高亮度、全視角、直流低壓驅(qū)動(dòng)、全固態(tài)以及不易受環(huán)境影響等優(yōu)異特性，具有LCD 無(wú)法比擬的優(yōu)點(diǎn)，在手機(jī)、個(gè)人電
關(guān)鍵字： FPGA 144C E144 OLED

Altera推出Serial RapidIO IP內(nèi)核

Altera公司 (NASDAQ: ALTR)日前宣布，開(kāi)始提供新的Serial RapidIO? Gen2 MegaCore?功能知識(shí)產(chǎn)權(quán)(IP)，滿(mǎn)足全球通信基礎(chǔ)設(shè)施系統(tǒng)日益增長(zhǎng)的帶寬需求。該IP新解決方案成功實(shí)現(xiàn)了所有硬件與最新Integrated Device Technology (IDT) RapidIO芯片的互操作性，并支持28 nm Altera Stratix? V FPGA，每通路工作速率高達(dá)6.25 Gbaud。
關(guān)鍵字： Altera IDT 嵌入式 FPGA

基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的嵌入式智能管理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),近些年，針對(duì)智能管理的研究越來(lái)越廣泛，采用的技術(shù)也越來(lái)越多，如基于單片機(jī)開(kāi)發(fā)的智能監(jiān)控平臺(tái)[1]、在Linux內(nèi)核下的智能儀器開(kāi)發(fā)[2]、對(duì)智能管理的某一個(gè)方面進(jìn)行研究[3]等。隨著嵌入式核心芯片的高速發(fā)展，傳統(tǒng)嵌
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 管理系統(tǒng) 智能 FPGA 嵌入式基于

基于IP核的FPGA 設(shè)計(jì)方法

幾年前設(shè)計(jì)專(zhuān)用集成電路(ASIC) 還是少數(shù)集成電路設(shè)計(jì)工程師的事, 隨著硅的集成度不斷提高,百萬(wàn)門(mén)的ASIC 已不難實(shí)現(xiàn), 系統(tǒng)制造公司的設(shè)計(jì)人員正越來(lái)越多地采用ASIC 技術(shù)集成系統(tǒng)級(jí)功能(System L evel In tegrete - SL
關(guān)鍵字： FPGA IP核設(shè)計(jì)方法

HDTV接收機(jī)中Viterbi譯碼器的FPGA實(shí)現(xiàn)

高清晰度數(shù)字電視HDTV技術(shù)是當(dāng)今世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字通信技術(shù)的結(jié)合。它代表一個(gè)國(guó)家的科...
關(guān)鍵字： HDTV FPGA 譯碼器

Altera率先在28nm FPGA上測(cè)試復(fù)數(shù)高性能浮點(diǎn)DSP設(shè)計(jì)

　　Altera公司30日宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。　　Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過(guò)規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改，其工作環(huán)境包括來(lái)自MathWorks
關(guān)鍵字： Altera FPGA DSP

基于FPGA的短幀Turbo譯碼器的實(shí)現(xiàn)

基于FPGA的短幀Turbo譯碼器的實(shí)現(xiàn),Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問(wèn)題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turbo碼實(shí)用化研究的重點(diǎn)。本文主要介紹了短幀Tur
關(guān)鍵字：實(shí)現(xiàn) Turbo FPGA 基于

DSP+FPGA結(jié)構(gòu)在雷達(dá)模擬系統(tǒng)中的應(yīng)用

1 引言隨著信息技術(shù)革命的深入和計(jì)算機(jī)技術(shù)的飛速發(fā)展，低速、低可靠性的單片機(jī)以及小規(guī)模的集成電路已經(jīng)越來(lái)越不能滿(mǎn)足需要，正逐漸被DSP與可編程邏輯器件(如FPGA、CPLD)所取代。一方面，數(shù)字信號(hào)處理技術(shù)逐漸地發(fā)展
關(guān)鍵字： FPGA DSP 雷達(dá)模擬系統(tǒng)

利用平臺(tái)FPGA器件進(jìn)行多媒體、視頻和圖像應(yīng)用設(shè)計(jì)

當(dāng)今生活的時(shí)代，多媒體通信的出現(xiàn)和流行是大勢(shì)所趨。隨著數(shù)字電視(DTV)、IP視頻傳輸、數(shù)字相機(jī)、無(wú)線(xiàn)視頻、醫(yī)療圖像和視頻監(jiān)控等應(yīng)用的興起，目前提供音頻和數(shù)據(jù)服務(wù)的許多系統(tǒng)都會(huì)隨實(shí)時(shí)視頻技術(shù)的應(yīng)用而有不同程度
關(guān)鍵字： FPGA 器件多媒體視頻

面向FPGA的EDA工具突破復(fù)雜性屏障

FPGA器件不僅提供可與許多ASIC器件媲美的運(yùn)行速度和門(mén)電路容量，而且促進(jìn)了EDA工具在該市場(chǎng)中的發(fā)展。要點(diǎn)FPGA 提供單片系統(tǒng)設(shè)計(jì)需要的功能。多數(shù) FPGA 廠(chǎng)商提供自己的開(kāi)發(fā)支持軟件。靈活地以多個(gè)廠(chǎng)商的器件為目標(biāo)的
關(guān)鍵字： FPGA EDA

Altera公開(kāi)下一代20nm產(chǎn)品創(chuàng)新技術(shù)細(xì)節(jié)

不久前，Altera公司公開(kāi)了在其下一代20nm產(chǎn)品中規(guī)劃的幾項(xiàng)關(guān)鍵創(chuàng)新技術(shù)，通過(guò)在20 nm的體系結(jié)構(gòu)、軟件和工藝的創(chuàng)新，支持更強(qiáng)大的混合系統(tǒng)架構(gòu)的開(kāi)發(fā)。日前，Altera公司資深副總裁首席技術(shù)官M(fèi)isha Burich博士專(zhuān)程來(lái)到北京，詳細(xì)介紹了創(chuàng)新技術(shù)的細(xì)節(jié)。
關(guān)鍵字： Altera 20nm FPGA 201210

基于FPGA的雙圖像傳感器設(shè)計(jì)方案

摘要：本文介紹了在Lattice FPGA平臺(tái)上實(shí)現(xiàn)的雙圖像傳感器設(shè)計(jì)方案。該方案通過(guò)處理兩個(gè)圖像傳感器的數(shù)據(jù)來(lái)對(duì)改善最終的圖像數(shù)據(jù)。
關(guān)鍵字： Lattice FPGA 圖像傳感器 201210

FPGA平臺(tái)上的遠(yuǎn)程靜態(tài)應(yīng)變測(cè)量系統(tǒng)設(shè)計(jì)

摘要：設(shè)計(jì)了一種基于FPGA和ARM架構(gòu)的多通道遠(yuǎn)程靜態(tài)應(yīng)變測(cè)量系統(tǒng)。采用FPGA控制多通道模數(shù)轉(zhuǎn)換模塊實(shí)現(xiàn)多路應(yīng)變信號(hào)的采集和數(shù)據(jù)處理，利用ARM和網(wǎng)絡(luò)模塊實(shí)現(xiàn)FPGA的控制及其與遠(yuǎn)程終端之間的以太網(wǎng)通信。系統(tǒng)可通過(guò)遠(yuǎn)程終端控制現(xiàn)場(chǎng)測(cè)量節(jié)點(diǎn)的參數(shù)設(shè)置和32路應(yīng)變信號(hào)的采集、處理和存儲(chǔ)。
關(guān)鍵字： FPGA 測(cè)量系統(tǒng) 以太網(wǎng) 201210

Altera在28-nm FPGA上測(cè)試復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理設(shè)計(jì)

Altera公司 (NASDAQ: ALTR)日前宣布，在業(yè)界率先在28 nm FPGA器件上成功測(cè)試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號(hào)處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在Altera Stratix? V和Arria? V 28 nm FPGA開(kāi)發(fā)套件上簡(jiǎn)單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程，同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。
關(guān)鍵字： Altera FPGA DSP

共6764條 213/451 |‹ « 211 212 213 214 215 216 217 218 219 220 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類(lèi)，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿(mǎn)足各類(lèi)高端應(yīng)用，如Virtex系列，用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿(mǎn)足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]