xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

基于FPGA的一種高速圖形幀存設(shè)計

幀存是圖形處理器與顯示設(shè)備之間的數(shù)據(jù)通道，所有要顯示的圖形數(shù)據(jù)首先是存放在幀存之中，然后才送出去顯示的，因此幀存的設(shè)計是圖形顯示系統(tǒng)設(shè)計的一個關(guān)鍵。傳統(tǒng)上，可以用來設(shè)計幀存的存儲器件有多種，如DRAM、VR
關(guān)鍵字： FPGA 幀

FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機勵磁控制系統(tǒng)

FPGA構(gòu)成3/3相雙繞組感應(yīng)發(fā)電機勵磁控制系統(tǒng) 1系統(tǒng)簡介3/3相雙繞組感應(yīng)發(fā)電機帶有兩個繞組：勵磁補償繞組和功率繞組，如圖1所示。勵磁補償繞組上接一個電力電子變換裝置，用來提供感應(yīng)發(fā)電機需要的無功功率，使功率繞
關(guān)鍵字： FPGA 雙繞組感應(yīng)發(fā)電機勵磁控制

基于FPGA的幀同步提取方法的研究

在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個同步系統(tǒng)，以實現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關(guān)重要的。一個簡單的接收系統(tǒng)框圖如圖1所示。本文介紹一種基于現(xiàn)場可編程門
關(guān)鍵字： FPGA 幀同步法的研究

免費的 I/O：改進 FPGA 時鐘分配控制(圖)

　　同步數(shù)字系統(tǒng)中的時鐘信號(如遠程通信中使用的)為系統(tǒng)中的數(shù)據(jù)傳送定義了時間基準。一個時鐘分配網(wǎng)絡(luò)由多個時鐘信號組成，由一個點將所有信號分配給需要時鐘信號的所有組件。因為時鐘信號執(zhí)行關(guān)鍵的系統(tǒng)功能，很顯然應(yīng)給予更多的關(guān)注，不僅在時鐘的特性(即偏移和抖動)方面，還有那些組成時鐘分配網(wǎng)絡(luò)的組件。　　FPGA開發(fā)團隊不斷面臨過于繁瑣、復(fù)雜的時鐘網(wǎng)絡(luò)的挑戰(zhàn)。各種因素，包括不斷增加的I/O需求、降低成本的要求和減少印刷電路板設(shè)計更改的需要，迫使設(shè)計人員重新審視時鐘網(wǎng)絡(luò)。本文將探討FPGA時鐘分配控制方面的挑戰(zhàn)
關(guān)鍵字： FPGA 時鐘

基于FPGA的時鐘頻率同步設(shè)計與應(yīng)用

　　網(wǎng)絡(luò)化運動控制是未來運動控制的發(fā)展趨勢，隨著高速加工技術(shù)的發(fā)展，對網(wǎng)絡(luò)節(jié)點間的時間同步精度提出了更高的要求。如造紙機械，運行速度為1 500～1 800m/min，同步運行的電機之間1μs的時間同步誤差將造成30 μm的運動誤差。高速加工中心中加工速度為120 m/min時，伺服電機之間1μs的時間同步誤差，將造成2 μm的加工誤差，影響了加工精度的提高。　　分布式網(wǎng)絡(luò)中節(jié)點的時鐘通常是采用晶振+計數(shù)器的方式來實現(xiàn)，由于晶振本身的精度以及穩(wěn)定性問題，造成了時間運行的誤差。時
關(guān)鍵字： FPGA 時鐘頻率

第二代串行 RapidIO 和低成本、低功耗的 FPGA(圖)

　　隨著諸如無線、有線和醫(yī)療/圖像處理應(yīng)用的帶寬需求不斷提高，設(shè)計師們必須依賴必要的工具集來獲得其所需的實時信號處理功能。在無線領(lǐng)域，例如現(xiàn)有的3G 網(wǎng)絡(luò)覆蓋，如HSPA+和EV-DO(即3G+)以及現(xiàn)在新興的4G部署，主要的關(guān)注焦點在于數(shù)據(jù)吞吐量和回傳的要求。它們要能夠支持迅速增長的用戶群，以及使用這些技術(shù)實現(xiàn)的無數(shù)視頻和數(shù)據(jù)應(yīng)用。因此就需要高速處理能力，以及同樣重要的高度可靠、高吞吐量和低延遲的接口協(xié)議，來支持這些應(yīng)用中所必需的各種DSP(DSP farm)、協(xié)同處理和橋接應(yīng)用的需要。并且與大多數(shù)系統(tǒng)
關(guān)鍵字： FPGA RapidIO

FPGA在TD-SCDMA通用開發(fā)平臺中的應(yīng)用

　　摘要：隨著FPGA容量、功能以及可靠性的不斷提高，采用FPGA設(shè)計數(shù)字電路已經(jīng)成為數(shù)字電路系統(tǒng)領(lǐng)域的主要設(shè)計方式。在以DSP為主處理器，F(xiàn)PGA為協(xié)處理器，基于“軟件無線電”技術(shù)的TD-SCDMA通用開發(fā)平臺中，成功地采用FPGA完成一系列數(shù)據(jù)量大、重復(fù)性強、速度要求高的數(shù)字信號處理運算和相關(guān)數(shù)據(jù)接口。在這種平臺中采用不同的軟件，便可以對TD-SCDMA協(xié)議棧軟件、物理層軟件、手機芯片和移動終端等相關(guān)產(chǎn)品進行測試驗證，具有很好的市場前景。　　隨著微電子技術(shù)的飛速
關(guān)鍵字： FPGA TD-SCDMA

FPGA在軟件無線電中的應(yīng)用

　　介紹　　軟件無線電(SDR)是具有可重配置硬件平臺的無線設(shè)備，可以跨多種通信標準。因為具有更低的成本、更大的靈活性和更高的性能，軟件無線電已迅速成為軍事、公共安全和商用無線領(lǐng)域的事實標準。SDR成為商用流行的主要原因之一是它能夠?qū)Χ喾N波形進行基帶處理和數(shù)字中頻(IF)處理。IF處理將數(shù)字信號處理的領(lǐng)域從基帶擴展到RF。支持基帶和中頻處理的能力增加了系統(tǒng)靈活性，同時減小了制造成本。　　基帶處理　　--- 無線標準不斷地發(fā)展，通過先進的基帶處理技術(shù)如自適應(yīng)調(diào)制編碼、空時編碼(STC)、波束賦形
關(guān)鍵字： FPGA 無線電

FPGA在洗片機控制系統(tǒng)中的應(yīng)用

　　洗片機作為一種用于X射線透射膠片和CT膠片的顯影、定影、清洗和烘干的儀器，在當今各行業(yè)都有著廣泛的應(yīng)用。傳統(tǒng)的洗片機由于自動化程度不高，所以對操作人員有嚴格的技術(shù)要求，藥液日積月累也會對人體造成一定的傷害，并且社會的發(fā)展也對洗片機的精度提出了越來越高的要求，所以新型的高自動化，高精度的洗片機日益成為研究的重點。本文重點介紹了FPGA在這樣一種新型洗片機控制系統(tǒng)中的應(yīng)用。　　洗片機工作原理及實現(xiàn)方案　　洗片過程主要由顯影、定影、沖洗和烘干四部分組成。膠片先后經(jīng)由滾軸傳送至顯影及定影箱
關(guān)鍵字： FPGA 洗片機

使用FPGA的高動態(tài)范圍圖像信號處理

　　視頻圖像信號處理(ISP)從模擬信號時代發(fā)展而來，已經(jīng)經(jīng)歷了很長一段時期。今天，數(shù)字信號處理實現(xiàn)了可以在位級進行圖像數(shù)據(jù)處理，為圖像質(zhì)量提供了前所未有的控制。數(shù)字信號處理顯然不等同于數(shù)字信號處理器或DSP。雖然DSP已經(jīng)被廣泛用于視頻圖像信號處理的數(shù)字領(lǐng)域，ISP可以由各種處理器件實現(xiàn)，如DSP、ASIC、ASSP和越來越多的現(xiàn)場可編程門陣列，即FPGA。　　為什么使用FPGA? 　　有幾個原因推動了FPGA的日益普及。這些原因中的兩個反映了安防攝像機的最新趨勢，大大增加了需要處理的
關(guān)鍵字： FPGA 圖像信號

利用FPGA實現(xiàn)視頻顯示接口

　　視頻顯示器市場分為：大批量應(yīng)用，如臺式機、筆記本顯示器和電視機面板;中等批量應(yīng)用，如小型人機接口(HMI)面板和大尺寸數(shù)字標牌。本文將探討的是大尺寸顯示器面板應(yīng)用(表1)，其中FPGA是一個備受關(guān)注的選擇，它可以滿足緊迫的產(chǎn)品周期和大量的高速接口和處理需求。　　有3個常用的顯示標準：7:1低壓差分標準(LVDS)，數(shù)字視頻接口(DVI)和高清多媒體接口(HDMI)。　　　　表1：大尺寸顯示面板應(yīng)用概述。　　7:1 LVDS 　　需要一個集成的LCD顯示
關(guān)鍵字： FPGA 視頻

利用FPGA實現(xiàn)攝像機傳感器接口

　　圖像傳感器可以說是在數(shù)字視頻或靜止相機中視頻或靜止圖像處理流水線的最重要部分。如果沒有傳感器，就沒有圖像信號可進行處理。眾所周知傳感器是非標準化的。在采用的方案中，它們有以下的不同之處：　　轉(zhuǎn)換可見光或紅外光為電信號的方式;尤其是在該信號離開這塊芯片之前，對這個信號采用的編碼和壓縮(有時)的方式。　　對傳感器內(nèi)部的寄存器進行編程的方式，以調(diào)整增益、曝光時間、傳感器模式(如線性、HDR)，傳感器圖像坐標等。　　實現(xiàn)特殊功能的方式，如高(或?qū)?動態(tài)范圍(HDR/WDR);例如通過在同一封裝中的
關(guān)鍵字： FPGA 傳感器

FPGA在電梯控制系統(tǒng)中的應(yīng)用

　　摘要：介紹了基于Altera公司EP1K30TC144芯片的電梯控制器設(shè)計過程，描述了該控制系統(tǒng)的功能。該設(shè)計采用VHDL語言進行編程，以QUARTUSⅡ軟件為開發(fā)平臺，對本設(shè)計進行了仿真，并使用JTAG將程序代碼下載到實驗板上進行了硬件驗證。　　關(guān)鍵詞：電梯控制器; VHDL; EP1K30TC144; QUARTUSⅡ 　　隨著社會的發(fā)展，電梯的使用越來越普遍，對電梯功能的要求也不斷提高，相應(yīng)地其控制方式也在不斷發(fā)生變化。對于電梯的控制,傳統(tǒng)的方法是使用繼電器-接觸器控制系
關(guān)鍵字： Altera FPGA 芯片

FPGA技術(shù)在汽車電子中的應(yīng)用

　　因為現(xiàn)場可編程門陣列(FPGA)技術(shù)具有自定義邏輯功能和高可靠性的特點，所以，工程師已將FPGA技術(shù)融入測試系統(tǒng)，解決汽車電子設(shè)計與測試的困難，同時滿足低成本、系統(tǒng)可擴展性和復(fù)雜的測試環(huán)境要求。本文將探討FPGA相關(guān)技術(shù)在汽車電子中的應(yīng)用。　　FPGA技術(shù)的應(yīng)用領(lǐng)域　　FPGA(Field Programmable Gate Array)，是PAL、GAL、PLD等可編程器件進一步發(fā)展的產(chǎn)物，其邏輯功能由內(nèi)部規(guī)則排列的邏輯單元陣列完成。邏輯單元陣列內(nèi)部包括可配置邏輯模塊、輸入輸出模塊和內(nèi)部連線
關(guān)鍵字：汽車電子 FPGA

基于FPGA 的DDR SDRAM控制器在高速數(shù)據(jù)采集系統(tǒng)中

實現(xiàn)數(shù)據(jù)的高速大容量存儲是數(shù)據(jù)采集系統(tǒng)中的一項關(guān)鍵技術(shù)。本設(shè)計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機來描述對DDR SDRAM 的各種時序操作，設(shè)計了DDR SDRAM 的數(shù)據(jù)與命令接口。用控
關(guān)鍵字： SDRAM FPGA DDR 控制器

共6764條 212/451 |‹ « 210 211 212 213 214 215 216 217 218 219 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]