xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

第八屆Digilent Design Contest中國區(qū)大賽圓滿結(jié)束

2012年6月9日，第八屆Digilent Design Contest中國區(qū)決選圓滿結(jié)束。本次大賽由上海德致倫電子科技有限公司(Digilent China)主辦，Xilinx大學計劃部、Cypress大學計劃部和Microchip大學計劃部承辦。上海德致倫電子科技有限公司總裁趙峰博士、美國Digilent公司技術(shù)總監(jiān)Josh Pederson、上海理工大學教授簡獻忠老師、Xilinx資深工程師陸佳華先生和上海德致倫技術(shù)主管姚琪先生出席本次大賽并擔任評委。
關(guān)鍵字： Xilinx 上海德致倫

基于FPGA的移動通信中卷積碼編碼器設(shè)計

摘要：卷積碼是一種性能優(yōu)良的差錯控制編碼。介紹了卷積碼編碼原理，基于FPGA利用VHDL硬件描述語言實現(xiàn)了一個(2，1，9)卷積碼編碼器。給出了仿真結(jié)果，并在FPGA器件上驗證實現(xiàn)。仿真及測試結(jié)果表明，達到了預(yù)期的設(shè)計
關(guān)鍵字：設(shè)計編碼器移動通信 FPGA 基于

基于FPGA的無線信道模擬器設(shè)計

摘要：為了縮短研發(fā)周期，需要在實驗室模擬出無線信道的各種傳播特性，無線信道模擬器設(shè)計必不可少。采用基于頻率選擇性信道Jakes仿真器模型，使用Xilinx公司的VIrtex-2p模擬實現(xiàn)了頻率選擇性衰落信道，最后將數(shù)據(jù)通
關(guān)鍵字： FPGA 無線信道模擬器

FPGA的基本結(jié)構(gòu)

一、FPGA的基本結(jié)構(gòu)FPGA由6部分組成，分別為可編程輸入/輸出單元、基本可編程邏輯單元、嵌入式塊RAM、豐富的布線資源、底層嵌入功能單元和內(nèi)嵌專用硬核等。每個單元簡介如下：1.可編程輸入/輸出單元（I/O單元）目前大
關(guān)鍵字： FPGA 基本結(jié)構(gòu)

FPGA電源需求中三種供電要求解析方案

目前越來越多的家用電器從低速的撥號上網(wǎng)向?qū)拵Щヂ?lián)網(wǎng)接入或互聯(lián)網(wǎng)協(xié)議電視(IPTV)轉(zhuǎn)移，尤其是IPTV有望在中國獲得快速的發(fā)展。比較而言，IPTV的基礎(chǔ)設(shè)施成本相當?shù)?，因為這種方法不需要銅軸電纜，而是采用DSL或?qū)拵ф?/li>
關(guān)鍵字： FPGA 電源供電方案

基于CPLD的多DSP及FPGA遠程加載設(shè)計

摘要：介紹了一種以CPLD為基礎(chǔ)的對多DSP和FPCA芯片實現(xiàn)程序遠程更新、加載的設(shè)計方法。詳細分析了軟硬件架構(gòu)及具體實施方案，對以DSP+FPCA為架構(gòu)的信號處理模塊實現(xiàn)遠程更新、加載，有重要的使用價值。
關(guān)鍵詞：遠程
關(guān)鍵字： CPLD FPGA DSP 遠程加載

基于FPGA的DDS IP核設(shè)計

摘要：以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟
關(guān)鍵字： FPGA DDS IP核

FPGA/CPLD中常見模塊設(shè)計精華集錦（一）

一、智能全數(shù)字鎖相環(huán)的設(shè)計　　1 引言　　數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學及電力系統(tǒng)自動化等領(lǐng)域中得到了極為廣泛的應(yīng)用。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整
關(guān)鍵字： FPGA CPLD 模塊設(shè)計集錦

基于FPGA的數(shù)字激光自動功率控制系統(tǒng)設(shè)計

摘要：半導體激光器的自動功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計了一個基于FPGA的數(shù)字激光自動功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個部分組成
關(guān)鍵字： FPGA 數(shù)字激光自動功率控制系統(tǒng)設(shè)計

基于遺傳算法的組合邏輯電路設(shè)計的FPGA實現(xiàn)

摘要：基于遺傳算法的組合邏輯電路的自動設(shè)計，依據(jù)給出的真值表，利用遺傳算法自動生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實現(xiàn)的方法在速度上往往受到本質(zhì)是串行計算的計算機制約，因
關(guān)鍵字： FPGA 算法電路設(shè)計組合邏輯

基于ARM和FPGA的靶場破片測速系統(tǒng)的設(shè)計

破片速度是戰(zhàn)斗部爆炸效能*估的一個重要參數(shù)。傳統(tǒng)的靶場破片測速系統(tǒng)多使用多路數(shù)據(jù)采集卡設(shè)置好的參數(shù)現(xiàn)場采集標靶的試驗波形，試驗完成后再交由計算機進行后期處理和解讀以獲取破片速度等參數(shù)。但隨著軍事科技的日
關(guān)鍵字： FPGA ARM 靶場破片測速系統(tǒng)

Altera發(fā)布最新版Quartus II開發(fā)軟件

Altera公司(Nasdaq: ALTR)日前發(fā)布業(yè)界成熟可靠的最新版Quartus? II開發(fā)軟件——對于FPGA設(shè)計，性能和效能在業(yè)界首屈一指的軟件。Quartus II軟件12.0版進一步提高了用戶的效能和性能優(yōu)勢，例如，對于高性能28-nm設(shè)計，編譯時間縮短了4倍。其他更新包括擴展28-nm器件支持，初次支持Altera SoC FPGA，增強Qsys系統(tǒng)集成和DSP Builder工具，以及經(jīng)過改進的知識產(chǎn)權(quán)(IP)內(nèi)核等。
關(guān)鍵字： Altera FPGA Quartus

Xilinx攜手科通啟動Zynq-7000 EPP全國6地巡回專題研討會

自賽靈思Zynq?-7000 EPP系列平臺發(fā)布以來，其強大靈活的處理能力便受到廣大嵌入式工程師的矚目，為了早日將這一創(chuàng)新產(chǎn)品引入本土設(shè)計，科通集團現(xiàn)正式宣布聯(lián)手All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc. (NASDAQ:XLNX)聯(lián)合宣布將在全國六大城市舉辦“2012年賽靈思&科通全球首款可擴展處理平臺—Zynq?-7000系列專題研討會”。6月 19日該研討會將從武漢拉開帷幕，之后覆蓋上海、北京、成都、深圳、廣州。
關(guān)鍵字：賽靈思 FPGA Zynq-7000

基于C語言在FPGA上實現(xiàn)DSP的解決方案

基于C語言在FPGA上實現(xiàn)DSP的解決方案,硬件設(shè)計者已經(jīng)開始在高性能DSP的設(shè)計中采用FPGA技術(shù)，因為它可以提供比基于PC或者單片機的解決方法快上10-100倍的運算量。以前，對硬件設(shè)計不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓
關(guān)鍵字： DSP 解決方案實現(xiàn) FPGA 語言基于

使用LabVIEW FPGA模塊設(shè)計IP核

對于利用LabVIEW FPGA實現(xiàn)RIO目標平臺上的定制硬件的工程師與開發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴展的代碼模塊?；谝呀?jīng)驗證的設(shè)計進行代碼模塊開發(fā)，將使現(xiàn)有IP在未來應(yīng)
關(guān)鍵字： LabVIEW FPGA IP核模塊設(shè)計

共6764條 235/451 |‹ « 233 234 235 236 237 238 239 240 241 242 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]