xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

基于FPGA的電梯控制器系統(tǒng)設(shè)計

本文首先提出了一種基于有限狀態(tài)機的電梯控制器算法，然后根據(jù)該算法設(shè)計了一個三層電梯控制器，該電梯控制器的正確性經(jīng)過了仿真驗證和硬件平臺的驗證。本文的電梯控制器設(shè)計，結(jié)合了深圳信息職業(yè)技術(shù)學(xué)院的實際電梯
關(guān)鍵字： FPGA 電梯控制器系統(tǒng)設(shè)計

基于FPGA的真彩VGA顯示的實現(xiàn)

Mif文件在FPGA中的應(yīng)用，主要是在RAM，ROM中，一般用來存儲字模、波形數(shù)據(jù)、信號采樣、數(shù)據(jù)序列等，可以看做是C語言中的數(shù)組，用來存儲數(shù)據(jù)。Bingo當(dāng)年也是郁悶的很啊，當(dāng)年做電子琴，在Quartus II Memory Initialza
關(guān)鍵字： FPGA VGA

j基于FPGA EP2S60的SoPC系統(tǒng)設(shè)計的綜合優(yōu)化方案

j基于FPGA EP2S60的SoPC系統(tǒng)設(shè)計的綜合優(yōu)化方案,為了提高設(shè)計性能(有時甚至只是為了達到設(shè)計要求)，對所設(shè)計的SOPC系統(tǒng)進行綜合優(yōu)化是非常必要的。論文結(jié)合具體工程，以Altera公司的FPGA EP2S60為例，探討了SOPC系統(tǒng)設(shè)計的綜合優(yōu)化方法。

1 綜合優(yōu)化設(shè)計的一般流
關(guān)鍵字：綜合優(yōu)化方案設(shè)計系統(tǒng) FPGA EP2S60 SoPC 基于

基于FPGA的新型脈沖電源控制系統(tǒng)

1引言在同步輻射加速器的電源設(shè)備中，舊的脈沖電源控制系統(tǒng)采用通用的邏輯元器件進行設(shè)計，電路復(fù)雜，調(diào)試...
關(guān)鍵字： FPGA VHDL 脈沖電源

基于FPGA高精度浮點運算器的FFT設(shè)計與仿真

摘要基于IEEE浮點表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點運算器的FFT的設(shè)計。利用VHDL語言描述了蝶形運算過程及地址產(chǎn)生單元，其仿真波形基本能正確的表示輸出結(jié)果。
關(guān)鍵詞快速
關(guān)鍵字： FPGA FFT 高精度浮點運算器

基于FPGA的智能驅(qū)動控制系統(tǒng)設(shè)計

智能驅(qū)動器以及許多汽車和 ISM 廠商正面臨著滿足新的市場需求和不斷發(fā)展的標(biāo)準(zhǔn)要求所帶來的重重挑戰(zhàn)。在現(xiàn)代工業(yè)和汽車應(yīng)用中，電機必須具有高效、低噪聲、速度范圍寬、可靠性高、成本合理等特性。在當(dāng)今工廠里，電機
關(guān)鍵字： FPGA 驅(qū)動控制系統(tǒng)設(shè)計

基于FPGA高速數(shù)據(jù)采集與傳輸?shù)穆暦鶞y井系統(tǒng)

摘要針對測井中信號傳輸速度低、操作繁瑣等問題，提出一種高速數(shù)據(jù)采集與傳輸?shù)男路椒āＴ撛O(shè)計系統(tǒng)采用高速AD轉(zhuǎn)換，以靈活、高效性價比FPGA芯片-EP1C6為平臺，利用USB傳輸，實現(xiàn)了基于Verilog的聲幅測井系統(tǒng)。最終，
關(guān)鍵字： FPGA 高速數(shù)據(jù) 采集傳輸

Stratix V現(xiàn)發(fā)售業(yè)界首款高性能成品28-nm FPGA

以最低的功耗獲得業(yè)界最好的性能。現(xiàn)在開始成品批量發(fā)售Stratix? V FPGA，它在高端應(yīng)用中實現(xiàn)了業(yè)界最大帶寬和最高系統(tǒng)集成度，非常靈活，降低成本和總功耗。
關(guān)鍵字： FPGA DSP

萊迪思推出升級版HDR-60攝像機開發(fā)套件

萊迪思半導(dǎo)體公司(NASDAQ: LSCC)在2月28日至3月1日于德國紐倫堡舉辦的嵌入式世界展上，宣布發(fā)布升級版萊迪思HDR-60攝像機開發(fā)套件，新增加了Helion的圖形用戶界面(GUI)。
關(guān)鍵字：萊迪思 FPGA HDR-60

基于DSP和FPGA的導(dǎo)航計算機系統(tǒng)設(shè)計

基于DSP和FPGA的導(dǎo)航計算機系統(tǒng)設(shè)計,摘要：為提高導(dǎo)航的精度和實時性，設(shè)計了基于DSP和FPGA的導(dǎo)航計算機模塊，成功實現(xiàn)了低成本、小型化的捷聯(lián)慣性導(dǎo)航系統(tǒng)。通過描述硬件的設(shè)計原理和軟件的框架及流程，簡要介紹了系統(tǒng)的設(shè)計和實現(xiàn)方法。經(jīng)驗證，該系統(tǒng)
關(guān)鍵字：計算機系設(shè)計導(dǎo)航 FPGA DSP 基于

基于FPGA動態(tài)背光源及其驅(qū)動電路設(shè)計

摘要：LCD 顯示離不開背光源的輔助，而現(xiàn)在絕大多數(shù)顯示器采用恒定亮度背光源，存在顯示效果動態(tài)模糊以及低對比度等問題，并且耗能也較為嚴(yán)重。文章著重敘述一種基于視頻內(nèi)容逐幀分析，然后選擇最佳背光亮度的一種由
關(guān)鍵字：驅(qū)動電路設(shè)計及其光源 FPGA 動態(tài) 基于

基于FPGA的慣導(dǎo)組合數(shù)據(jù)采集及控制系統(tǒng)設(shè)計

摘要：利用FPGA并行處理的特點及其豐富的I／O接口，在此設(shè)計了一種針對捷聯(lián)慣導(dǎo)系統(tǒng)的組合數(shù)據(jù)采集和控制系統(tǒng)。該系統(tǒng)能夠?qū)崟r采集慣導(dǎo)系統(tǒng)所需的IMU和GPS數(shù)據(jù)，能夠根據(jù)需要產(chǎn)生任意占空比的PWM控制信號，該系統(tǒng)預(yù)留
關(guān)鍵字： FPGA 組合數(shù)據(jù)采集控制系統(tǒng)設(shè)計

首期XUP-Digilent TTP課程培訓(xùn)圓滿結(jié)束

XUP(Xilinx大學(xué)計劃部)攜手Digilent China(上海德致倫)于2012年3月4日，在上海浦東軟件大廈Xilinx上海分公司舉辦首期TTP(Target Teaching Platform)課程培訓(xùn)。
關(guān)鍵字： Digilent FPGA

MATHWORKS推出基于MATLAB生成HDL代碼的產(chǎn)品

MathWorks近日宣布推出HDL Coder，該產(chǎn)品支持MATLAB 自動生成 HDL 代碼，允許工程師利用廣泛應(yīng)用的 MATLAB 語言實現(xiàn) FPGA 和 ASIC 設(shè)計。MathWorks還宣布推出了HDL Verifier，該產(chǎn)品包含用于測試 FPGA 和 ASIC 設(shè)計的 FPGA 硬件在環(huán)功能。有了這兩個產(chǎn)品，MathWorks現(xiàn)在可提供利用 MATLAB 和 Simulink 進行 HDL 代碼生成和驗證的能力。
關(guān)鍵字： MathWorks FPGA HDL

Altera舉行世界上第一款光FPGA技術(shù)演示

為創(chuàng)新設(shè)計和構(gòu)建需要大量帶寬的應(yīng)用，Altera公司(NASDAQ: ALTR)今天宣布，在世界上首次演示公司的光FPGA技術(shù)。與Avago技術(shù)公司聯(lián)合開發(fā)，這一演示展示了Altera的光互連可編程器件怎樣大幅度提高互連帶寬，同時減小系統(tǒng)復(fù)雜度，降低功耗和價格。這一技術(shù)演示是Altera公司最近的系列創(chuàng)新之一，這些創(chuàng)新包括，業(yè)界為FPGA開發(fā)的第一個OpenCL程序，以及28-Gbps收發(fā)器技術(shù)，實現(xiàn)了業(yè)界最高數(shù)據(jù)速率以及優(yōu)異的信號完整性。Altera于上一季度在部分用戶中進行演示，并將于2012年3月6
關(guān)鍵字： Altera FPGA

共6764條 250/451 |‹ « 248 249 250 251 252 253 254 255 256 257 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]