xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA消除噪聲干擾方法詳解

許多高速數(shù)據(jù)采集應(yīng)用，如激光雷達(dá)或光纖測(cè)試等，都需要從嘈雜的環(huán)境中采集小的重復(fù)信號(hào)，因此對(duì)于數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)來(lái)說(shuō)，最大的挑戰(zhàn)就是如何最大限
關(guān)鍵字：噪聲 FPGA 信號(hào)平均

高云半導(dǎo)體公司發(fā)布基于晨熙家族FPGA的RISC-V微處理器早期使用者計(jì)劃

　　中國(guó)廣州，2018年8月16日，國(guó)內(nèi)領(lǐng)先的可編程邏輯器件供應(yīng)商——廣東高云半導(dǎo)體科技股份有限公司(如下簡(jiǎn)稱“高云半導(dǎo)體”)，今日宣布發(fā)布基于高云半導(dǎo)體FPGA的RISC-V微處理器早期使用者計(jì)劃，該計(jì)劃是基于晨熙家族 GW2A 系列FPGA芯片的包括系統(tǒng)級(jí)參考設(shè)計(jì)的FPGA編程BIT文件、GW2A開(kāi)發(fā)板等的完整解決方案，其中系統(tǒng)級(jí)參考設(shè)計(jì)包括RISC-V MCU內(nèi)核、AHB & APB總線、存儲(chǔ)器控制單元及若干外設(shè)?！　ISC-V作為指令集體系結(jié)構(gòu)(ISA)的開(kāi)放規(guī)范，RISC-V ISA設(shè)
關(guān)鍵字：高云 FPGA RISC-V

值得一看！高手分享FPGA設(shè)計(jì)中的一些經(jīng)驗(yàn)

這里我談?wù)勎业囊恍┙?jīng)驗(yàn)和大家分享，希望能對(duì) IC 設(shè)計(jì)的新手有一定的幫助，能使得他們能少走一些彎路!在 IC 工業(yè)中有許多不同的領(lǐng)域， IC 設(shè)計(jì)者的特征
關(guān)鍵字： FPGA IC設(shè)計(jì) 經(jīng)驗(yàn)

微控制器配對(duì)FPGA來(lái)提高系統(tǒng)效率

FPGA已經(jīng)變得如此成本效益的，它們?cè)絹?lái)越多地與微控制器配合使用，以提高整個(gè)系統(tǒng)的效率。使用包括添加額外的功能在電路板空間最小，增加功率高效處理
關(guān)鍵字： FPGA 微控制器

基于FPGA實(shí)現(xiàn)的音頻接口轉(zhuǎn)換電路

I2S總線是一種用于音頻設(shè)備間傳輸數(shù)據(jù)的串行總線標(biāo)準(zhǔn)，該總線采用獨(dú)立的時(shí)鐘線與數(shù)據(jù)線，避免了時(shí)差誘發(fā)的失真。隨著多媒體的廣泛應(yīng)用，該總線已被應(yīng)用
關(guān)鍵字： FPGA 接口轉(zhuǎn)換 PCI

結(jié)合FPGA與結(jié)構(gòu)化ASIC進(jìn)行設(shè)計(jì)

由于結(jié)構(gòu)化ASIC具有單位成本低、功耗低、性能高和轉(zhuǎn)換快(fast turnaound)等特點(diǎn)，越來(lái)越多的先進(jìn)系統(tǒng)設(shè)計(jì)工程師正在考慮予以采用。在結(jié)構(gòu)化ASIC中，像
關(guān)鍵字： FPGA

【詳解】FPGA：機(jī)器深度學(xué)習(xí)的未來(lái)？

最近幾年數(shù)據(jù)量和可訪問(wèn)性的迅速增長(zhǎng)，使得人工智能的算法設(shè)計(jì)理念發(fā)生了轉(zhuǎn)變。人工建立算法的做法被計(jì)算機(jī)從大量數(shù)據(jù)中自動(dòng)習(xí)得可組合系統(tǒng)的能力所取
關(guān)鍵字： FPGA

FPGA擊敗GPU和GPP，成為深度學(xué)習(xí)的未來(lái)？

最近幾年，深度學(xué)習(xí)成為計(jì)算機(jī)視覺(jué)、語(yǔ)音識(shí)別、自然語(yǔ)言處理等關(guān)鍵領(lǐng)域中所最常使用的技術(shù)，被業(yè)界大為關(guān)注。然而，深度學(xué)習(xí)模型需要極為大量的數(shù)據(jù)和
關(guān)鍵字： FPGA GPU GPP 深度學(xué)習(xí)

云中的機(jī)器學(xué)習(xí)：FPGA 上的深度神經(jīng)網(wǎng)絡(luò)

憑借出色的性能和功耗指標(biāo)，賽靈思 FPGA 成為設(shè)計(jì)人員構(gòu)建卷積神經(jīng)網(wǎng)絡(luò)的首選 XE XE XE XE 。新的軟件工具可簡(jiǎn)化實(shí)現(xiàn)工作。人工智能正在經(jīng)
關(guān)鍵字： FPGA

FPGA時(shí)序約束方法匯總，從易到難的都有

　　從最近一段時(shí)間工作和學(xué)習(xí)的成果中，我總結(jié)了如下幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　1. 核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0。　　2. 核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序約束。如果僅有這些約束的話，說(shuō)明設(shè)計(jì)者的思路還局限在FPGA芯片內(nèi)部?！　?. 核心頻率約束+時(shí)序例外約束+I/O約束　　I/O約束包括引腳分配位置、空閑引腳驅(qū)動(dòng)方式、外部走線延時(shí)(Inpu
關(guān)鍵字： FPGA 時(shí)序約束

中美貿(mào)易酣戰(zhàn) 國(guó)產(chǎn)FPGA遇“天時(shí)”尚需“人和”

國(guó)產(chǎn)FPGA起步較國(guó)外廠商晚30年，技術(shù)和專利基礎(chǔ)薄弱。中興事件爆發(fā)和中美貿(mào)易戰(zhàn)升級(jí)，為本土FPGA國(guó)產(chǎn)化發(fā)展帶來(lái)新的契機(jī)。
關(guān)鍵字： FPGA Altera

單片機(jī)學(xué)習(xí)應(yīng)用六大重要部分

一、總線：我們知道，一個(gè)電路總是由元器件通過(guò)電線連接而成的，在模擬電路中，連線并不成為一個(gè)問(wèn)題，因?yàn)楦髌骷g一般是串行關(guān)系，各器件之間的連線
關(guān)鍵字：單片機(jī) FPGA 微處理器

一鍵看圖快速學(xué)習(xí)變頻器！

在嵌入式開(kāi)發(fā)中，經(jīng)常會(huì)涉及到對(duì)電機(jī)的控制，目前交流電動(dòng)機(jī)的變頻控制應(yīng)用非常廣泛，所以我們來(lái)簡(jiǎn)單看圖介紹下變頻器 (variable-frequency drive V
關(guān)鍵字：變頻器 FPGA 嵌入式 DSP

基于DSP的SoC芯片的FPGA驗(yàn)證方法

引言DSP 技術(shù)廣泛地應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域, 它或者以獨(dú)立的器件形式在系統(tǒng)中出現(xiàn), 或者以IP 核的形式嵌入SoC系統(tǒng)中。而隨著集成電路技術(shù)的發(fā)展以及E
關(guān)鍵字：控制 FPGA

FPGA學(xué)習(xí)及設(shè)計(jì)中的注意事項(xiàng)

FPGA的基礎(chǔ)就是數(shù)字電路和HDL語(yǔ)言，想學(xué)好FPGA的人，建議床頭都有一本數(shù)字電路的書(shū)，不管是哪個(gè)版本的，這個(gè)是基礎(chǔ)，多了解也有助于形成硬件設(shè)計(jì)的思想
關(guān)鍵字： FPGA 設(shè)計(jì) 問(wèn)題

共6764條 33/451 |‹ « 31 32 33 34 35 36 37 38 39 40 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]