xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

將DSP設(shè)計(jì)擴(kuò)展為異構(gòu)硬件平臺(tái)

　　您可以在自動(dòng)流程中將一個(gè) FPGA 協(xié)處理器添加到 DSP 系統(tǒng)中。　　視頻、影像和電信市場(chǎng)的標(biāo)準(zhǔn)推動(dòng)了異構(gòu)可重配置 DSP 硬件平臺(tái)的使用。就本文而言，這些平臺(tái)包括 DSP 處理器和 FPGA，它們提供的現(xiàn)成硬件解決方案可以解決視頻、影像和電信設(shè)計(jì)中的重大難題，但仍不失產(chǎn)品差異化所需的足夠的可定制性。　　據(jù)市場(chǎng)研究公司 Forward Concepts 于 2005 年發(fā)表的一則調(diào)查報(bào)告(圖 1)稱(chēng)，選擇處理器和 FPGA 的主要標(biāo)準(zhǔn)不是器件本身，而是開(kāi)發(fā)它們的工具。這一概念對(duì)于包含 FPG
關(guān)鍵字： FPGA DSP

AC-Link數(shù)字音頻VHDL編/解碼的FPGA設(shè)計(jì)

　　引言　　數(shù)字音頻處理是指為真實(shí)再現(xiàn)聲音的逼真效果而對(duì)音頻進(jìn)行的編解碼處理技術(shù),它是寬帶網(wǎng)絡(luò)多媒體、移動(dòng)多媒體通信的關(guān)鍵技術(shù).Audio Codec′97(音頻數(shù)字信號(hào)編/解碼器)是其中一種用于聲音錄放的技術(shù)標(biāo)準(zhǔn),簡(jiǎn)稱(chēng)AC′97. AC′97采用雙集成結(jié)構(gòu),即Digital Controller(數(shù)字信號(hào)控制器)和Audio Codec(音頻編解碼),使模/數(shù)轉(zhuǎn)換器ADC和數(shù)?模轉(zhuǎn)換器DAC轉(zhuǎn)換模塊獨(dú)立,盡可能降低EMI(電磁干擾)的影響。　　利用FPGA,可
關(guān)鍵字： FPGA VHDL

AC-Link數(shù)字音頻VHDL編/解碼的FPGA設(shè)計(jì)

?????? 提出一種利用FPGA實(shí)現(xiàn)AC-Link數(shù)字音頻處理的設(shè)計(jì)方案.AC-Link音頻編解碼系統(tǒng)以VHDL模塊進(jìn)行設(shè)計(jì),經(jīng)過(guò)波形仿真和結(jié)果驗(yàn)證后,將程序下載到FPGA中實(shí)現(xiàn)1這種設(shè)計(jì)方法可以縮短設(shè)計(jì)周期,提高設(shè)計(jì)的可靠性和效率。　　 ??????? 引言 ??????? 數(shù)字音頻處理是指為真
關(guān)鍵字： AC-Link VHDL FPGA

FPGA在語(yǔ)音存儲(chǔ)與回放系統(tǒng)中的應(yīng)用

　　1 引言　　隨著數(shù)字信號(hào)處理器、超大規(guī)模集成電路的高速發(fā)展，語(yǔ)音記錄技術(shù)已從模擬錄音階段過(guò)渡到數(shù)字錄音階段。在數(shù)字化錄音技術(shù)中，壓縮后的語(yǔ)音數(shù)據(jù)有些存儲(chǔ)在硬盤(pán)中，有些存儲(chǔ)在帶有掉電保護(hù)功能的RAM或FLASH存儲(chǔ)器中。筆者介紹的語(yǔ)音存儲(chǔ)與回放系統(tǒng)，未使用專(zhuān)用的語(yǔ)音處理芯片，不需要擴(kuò)展接口電路，只利用FPGA作為核心控制器，就能完成語(yǔ)音信號(hào)的數(shù)字化處理，即實(shí)現(xiàn)語(yǔ)音的存儲(chǔ)與回放。　　2 系統(tǒng)總體結(jié)構(gòu) 　　數(shù)字化語(yǔ)音存儲(chǔ)與回放系統(tǒng)的基本工作原理是將模擬語(yǔ)音信號(hào)通過(guò)模數(shù)轉(zhuǎn)換器(A/D)轉(zhuǎn)換成數(shù)字信號(hào)
關(guān)鍵字： FPGA

基于DVD-ROM應(yīng)用的內(nèi)容加擾系統(tǒng)的VLSI設(shè)計(jì)

　　摘　要：本文介紹了一種基于DVD-ROM應(yīng)用的內(nèi)容干擾系統(tǒng)(CSS)的設(shè)計(jì)和實(shí)現(xiàn)。該系統(tǒng)可有效防止對(duì)DVD盤(pán)片的非法拷貝。文中通過(guò)對(duì)其工作原理和實(shí)際應(yīng)用的分析，給出其最終實(shí)現(xiàn)方案，并用Verilog HDL完整整個(gè)系統(tǒng)的設(shè)計(jì)。功能仿真和FPGA驗(yàn)證表明，設(shè)計(jì)成功。　　關(guān)鍵詞：內(nèi)容加擾系統(tǒng);DVD;Verilog HDL;FPGA驗(yàn)證　　引言　　DVD-ROM的視頻和音頻數(shù)據(jù)是經(jīng)過(guò)加密編碼的，加擾的源是標(biāo)題密鑰(Tittle Key)，同時(shí)標(biāo)題密鑰被光盤(pán)密鑰(光盤(pán)密鑰)加密，主機(jī)在播放影碟
關(guān)鍵字： FPGA DVD CSS VLSI

使用FPGA測(cè)試的一些有效方法

引言　　隨著芯片設(shè)計(jì)技術(shù)越來(lái)越成熟，越來(lái)越多的產(chǎn)品選擇使用SoC（System on Chip）的技術(shù)實(shí)現(xiàn)。然而，每一次流片不一定都能達(dá)到預(yù)期的效果。根據(jù)Synopsys公司統(tǒng)計(jì)，有超過(guò)60％的公司需要重新流片（respin）。在這個(gè)過(guò)程中浪費(fèi)了大量的金錢(qián)，一次修正平均的花費(fèi)就超過(guò)100萬(wàn)美元。如果一旦錯(cuò)過(guò)了商品推出的最佳時(shí)機(jī)，那么錯(cuò)過(guò)市場(chǎng)機(jī)會(huì)的代價(jià)則以數(shù)千萬(wàn)美元計(jì)，甚至更高。據(jù)統(tǒng)計(jì)，在需要respin的芯片中有43％是在前端的設(shè)計(jì)和實(shí)現(xiàn)的時(shí)候產(chǎn)生的邏輯功能錯(cuò)誤。如何避免或減小如此高的風(fēng)險(xiǎn)是每一
關(guān)鍵字： FPGA

基于FPGA系統(tǒng)易測(cè)試性的研究

引言現(xiàn)代科技對(duì)系統(tǒng)的可靠性提出了更高的要求，而FPGA技術(shù)在電子系統(tǒng)中應(yīng)用已經(jīng)非常廣泛，因此FPGA易測(cè)試性就變得很重要。要獲得的FPGA內(nèi)部信號(hào)十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設(shè)計(jì)調(diào)試和檢驗(yàn)變成設(shè)計(jì)中最困難的一個(gè)流程。另一方面，當(dāng)前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發(fā)展，F(xiàn)PGA也不例外。每一條物理鏈路的速度從600 Mbps到10 Gbps，高速I(mǎi)／O的測(cè)試和驗(yàn)證更成為傳統(tǒng)專(zhuān)注于FPG
關(guān)鍵字： FPGA

基于FPGA的USB2.0虛擬邏輯分析儀的設(shè)計(jì)與實(shí)現(xiàn)

引言　　傳統(tǒng)的邏輯分析儀體積龐大、價(jià)格昂貴、通道數(shù)目有限，并且在數(shù)據(jù)采集、傳輸、存儲(chǔ)、顯示等方面存在諸多限制，在很大程度上影響了其在實(shí)際中的應(yīng)用。選用高性能的FPGA芯片進(jìn)行數(shù)據(jù)處理，充分利用PC的強(qiáng)大處理功能，配合LabView圖形化語(yǔ)言開(kāi)發(fā)的虛擬邏輯分析儀，其數(shù)據(jù)處理和傳輸速率大大提高，適用性極大增強(qiáng)，其顯示、操作界面和低廉的成本較之傳統(tǒng)的邏輯分析儀具有極大的優(yōu)勢(shì)和發(fā)展前景。　　工作原理　　本設(shè)計(jì)選用Altera公司的Cyclone系列FPGA器件EP1C3進(jìn)行數(shù)據(jù)采集和處理，外接SRAM
關(guān)鍵字： FPGA

采用FPGA實(shí)現(xiàn)廣播視頻基礎(chǔ)系統(tǒng)設(shè)計(jì)

HDTV視頻內(nèi)容創(chuàng)作的繁榮以及在帶寬受限的廣播信道環(huán)境中傳送這些視頻內(nèi)容的方法，不斷催生新的視頻壓縮標(biāo)準(zhǔn)和相關(guān)視頻圖像處理設(shè)備。
關(guān)鍵字：基礎(chǔ) 系統(tǒng) 設(shè)計(jì) 視頻廣播 FPGA 實(shí)現(xiàn) 采用

基于FPGA的步進(jìn)電機(jī)控制器設(shè)計(jì)

　　步進(jìn)電機(jī)是一種將電脈沖信號(hào)轉(zhuǎn)換成相應(yīng)的角位移的特殊電機(jī)，每改變一次通電狀態(tài)，步進(jìn)電機(jī)的轉(zhuǎn)子就轉(zhuǎn)動(dòng)一步。目前大多數(shù)步進(jìn)電機(jī)控制器需要主控制器發(fā)送時(shí)鐘信號(hào)，并且要至少一個(gè)I/O口來(lái)輔助控制和監(jiān)控步進(jìn)電機(jī)的運(yùn)行情況。在單片機(jī)或DSP的應(yīng)用系統(tǒng)中，經(jīng)常配合CPLD或者FPGA來(lái)實(shí)現(xiàn)特定的功能。本文介紹通過(guò)FPGA實(shí)現(xiàn)的步進(jìn)電機(jī)控制器。該控制器可以作為單片機(jī)或DSP的一個(gè)直接數(shù)字控制的外設(shè)，只需向控制器的控制寄存器和分頻寄存器寫(xiě)入數(shù)據(jù)，即町實(shí)現(xiàn)對(duì)步進(jìn)電機(jī)的控制。　　1 步進(jìn)電機(jī)的控制原理　　步進(jìn)電機(jī)是數(shù)
關(guān)鍵字： FPGA

一種CAN息線光纖傳輸接口設(shè)計(jì)

　　摘要在分析CAN總線雙絞線和光纖傳輸特點(diǎn)的基礎(chǔ)上，提出一種基于光纖收發(fā)一體模塊及CAN總線控制器SJAl000的光纖傳輸接口設(shè)計(jì)方案;詳細(xì)介紹光纖收發(fā)器的選取及傳輸接口的實(shí)現(xiàn);根據(jù)光纖收發(fā)一體模塊對(duì)信號(hào)源時(shí)鐘提取的要求以及CAN總線的非破壞性總線仲裁的特點(diǎn)，設(shè)計(jì)了一種CAN總線信號(hào)編解碼方法，井用FPGA加以實(shí)現(xiàn);通過(guò)實(shí)際的通信實(shí)驗(yàn)驗(yàn)證了設(shè)計(jì)方案的正確性，并根據(jù)實(shí)驗(yàn)數(shù)據(jù)對(duì)CAN總線在兩種介質(zhì)下的傳輸性能作了比較。　　關(guān)鍵詞 CAN總線光纖傳輸接口 FPGA 　　引言　　作為一種成熟的
關(guān)鍵字： CAN總線光纖傳輸接口 FPGA

FPGA如何同DDR3存儲(chǔ)器進(jìn)行接口?

　　大家好，我叫Paul Evans，是Stratix III產(chǎn)品營(yíng)銷(xiāo)經(jīng)理。到目前為止，我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲(chǔ)器工作，今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數(shù)據(jù)交錯(cuò)，如屏幕上所示。　　為了更好地進(jìn)行演示，我們將使用這里所示的Stratix III DDR3存儲(chǔ)器電路板。它上面有幾個(gè)高速雙倍數(shù)據(jù)速率存儲(chǔ)器，例如DDR2 UDIMM插槽、RLD RAM、QDR，當(dāng)然，還有DDR3 UDIMM插槽。因此，我們所要做的就是通過(guò)Quartus軟件來(lái)下載一個(gè)簡(jiǎn)單設(shè)計(jì)，F(xiàn)PGA
關(guān)鍵字： FPGA DDR3 存儲(chǔ)器

利用FPGA進(jìn)行高速可變周期脈沖發(fā)生器設(shè)計(jì)

　　1 概括　　要求改變脈沖周期和輸出脈沖個(gè)數(shù)的脈沖輸出電路模塊在許多工業(yè)領(lǐng)域都有運(yùn)用。采用數(shù)字器件設(shè)計(jì)周期和輸出個(gè)數(shù)可調(diào)節(jié)的脈沖發(fā)生模塊是方便可行的。為了使之具有高速、靈活的優(yōu)點(diǎn)，本文采用atelra公司的可編程芯片F(xiàn)PGA設(shè)計(jì)了一款周期和輸出個(gè)數(shù)可變的脈沖發(fā)生器。經(jīng)過(guò)板級(jí)調(diào)試獲得良好的運(yùn)行效果。　　2 總體設(shè)計(jì)思路　　脈沖的周期由高電平持續(xù)時(shí)間與低電平持續(xù)時(shí)間共同構(gòu)成，為了改變周期，采用兩個(gè)計(jì)數(shù)器來(lái)分別控制高電平持續(xù)時(shí)間和低電平持續(xù)時(shí)間。計(jì)數(shù)器采用可并行加載初始值的n位減法計(jì)數(shù)器。設(shè)定：當(dāng)
關(guān)鍵字： FPGA

增值服務(wù)：FPGA分銷(xiāo)關(guān)鍵詞

　　FPGA是現(xiàn)場(chǎng)可編程門(mén)陣列產(chǎn)品的簡(jiǎn)稱(chēng)。消費(fèi)電子等領(lǐng)域的迅猛發(fā)展，引起了FPGA廠商的重視，他們紛紛應(yīng)對(duì)發(fā)展推出了新的產(chǎn)品以滿(mǎn)足市場(chǎng)需要。Xilinx及時(shí)推出適應(yīng)新技術(shù)需要的Spartan-3A系列，Altera公司推出低功耗的CycloneIII系列產(chǎn)品，ACTEL公司推出了IGLOO系列。FPGA市場(chǎng)展開(kāi)新一輪的競(jìng)爭(zhēng)，各大FPGA廠商的分銷(xiāo)商都在配合原廠大力推廣新的產(chǎn)品。　　FPGA分銷(xiāo)對(duì)技術(shù)支持要求高　　FPGA產(chǎn)品的技術(shù)專(zhuān)業(yè)性較強(qiáng)，它的分銷(xiāo)與ASIC(專(zhuān)用集成電路)、ASSP(特定應(yīng)用的
關(guān)鍵字： FPGA

基于FPGA的數(shù)字視頻轉(zhuǎn)換接口的設(shè)計(jì)與實(shí)現(xiàn)

　　引言　　本文從實(shí)際應(yīng)用的角度出發(fā)，采用FPGA作為主控芯片，設(shè)計(jì)了一款數(shù)字視頻接口轉(zhuǎn)換設(shè)備，該設(shè)備針對(duì)于MT9M111這款數(shù)字圖像傳感器產(chǎn)生的ITU-R BT.656格式數(shù)據(jù)進(jìn)行采集、色彩空間變換、分辨率轉(zhuǎn)換等操作，完成了從ITU-R BT.656格式數(shù)據(jù)到DVI格式數(shù)據(jù)的轉(zhuǎn)換，使得MT9M111數(shù)字圖像傳感器的BT656數(shù)據(jù)格式圖像能夠以1280×960(60Hz)和1280×1024(60Hz)兩種顯示格式在DVI-I接口的顯示器上顯示，并且還具有圖像靜止功能，在系統(tǒng)空
關(guān)鍵字： FPGA 數(shù)字視頻接口傳感器

共6764條 410/451 |‹ « 408 409 410 411 412 413 414 415 416 417 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類(lèi)，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿(mǎn)足一般的邏輯設(shè)計(jì)要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿(mǎn)足各類(lèi)高端應(yīng)用，如Virtex系列，用戶(hù)可以根據(jù)自己實(shí)際應(yīng)用要求進(jìn)行選擇。在性能可以滿(mǎn)足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開(kāi)發(fā)產(chǎn)品的時(shí)間 [ 查看詳細(xì) ]