xilinx fpga 文章進入xilinx fpga技術(shù)社區(qū)

SDRAM通用控制器的FPGA模塊化設(shè)計

引言同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴格的時序，成為開發(fā)過程中困擾設(shè)計人員主要因素，進而降低了開發(fā)速度，而且大多數(shù)的基于FPGA的SDR
關(guān)鍵字：工業(yè)控制嵌入式系統(tǒng) 單片機 FPGA SDRAM 嵌入式工業(yè)控制

基于FPGA的MFSK調(diào)制電路設(shè)計與仿真

數(shù)字調(diào)制解調(diào)技術(shù)在數(shù)字通信中占有非常重要的地位，數(shù)字通信技術(shù)與FPGA的結(jié)合是現(xiàn)代通信系統(tǒng)發(fā)展的一個必然趨勢。文中介紹了MFSK調(diào)制解調(diào)的原理，并基于FPGA實現(xiàn)了MFSK調(diào)制電路,仿真結(jié)果表明了該設(shè)計的正確性。
關(guān)鍵字： FPGA MFSK 調(diào)制電路設(shè)計

FPGA實現(xiàn)安全可靠的藍牙通信

藍牙技術(shù)注定會成為一項通用的低成本無線技術(shù)，可適用于一系列范圍廣泛的數(shù)據(jù)通信應(yīng)用。但仍有兩個主要方面需要進一步的考慮，即有關(guān)藍牙通信中的數(shù)據(jù)安全性和數(shù)據(jù)完整性的問題。這兩個方面會限制藍牙技術(shù)的適用范圍。在設(shè)計無線產(chǎn)品時，通過采用可編程邏輯，可以使藍牙技術(shù)同時滿足數(shù)據(jù)安全性和完整性的要求。藍牙數(shù)據(jù)安全性藍牙標準定義了一系列安全機制，要求每個藍牙設(shè)備都要實現(xiàn)密鑰管理、認證以及加密等功能,從而為近距離無線通信提供基本的保護。此外，藍牙技術(shù)所采用的跳頻通信方式本身也是一個防止竊聽的有效安全
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 藍牙通信嵌入式

3G系統(tǒng)中AGC的FPGA設(shè)計實現(xiàn)

1 引言　　大多數(shù)接收機必須處理動態(tài)范圍很大的信號，這需要進行增益調(diào)整，以防止過載或某級產(chǎn)生互調(diào)，調(diào)整解調(diào)器的工作以優(yōu)化工作。在現(xiàn)代無線電接收裝置中?？勺冊鲆娣糯笃魇请娍氐?，并且當接收機中使用衰減器時，他們通常都是由可變電壓控制的連續(xù)衰減器。控制應(yīng)該是平滑的并且與輸入的信號能量通常成對數(shù)關(guān)系(線性分貝)。在大多數(shù)情況下，由于衰落，AGC通常用來測量輸入解調(diào)器的信號電平，并且通過反饋控制電路把信號電平控制在要求的范同內(nèi)。 2 系統(tǒng)總體設(shè)計　　在本設(shè)計中，前端TD_SCDMA的射頻信號RF輸入后，經(jīng)過
關(guān)鍵字：通訊無線網(wǎng)絡(luò) 嵌入式系統(tǒng) 單片機 3G AGC FPGA 無線通信

單片機系統(tǒng)的動態(tài)加密技術(shù)

　　摘要：單片機系統(tǒng)產(chǎn)品的加密和解密技術(shù)永遠是一個矛盾的統(tǒng)一體。然而，為了更好的保護好自己的單片機技術(shù)成果和知識產(chǎn)權(quán)，加大解密成本，研究新型加密技術(shù)仍是保護成果的主要手段之一。文中在討論了傳統(tǒng)的單處系統(tǒng)加密和解密技術(shù)的基礎(chǔ)上，提出了一種實用而有效的動態(tài)加密技術(shù)的實現(xiàn)方案。關(guān)鍵詞：單片機系統(tǒng) 動態(tài)加密技術(shù) FPGA 1 概述　　隨著單片機技術(shù)的發(fā)展和廣泛應(yīng)用，許多使用單片機的高新技術(shù)產(chǎn)品諸如智能化儀器、儀表、小型工業(yè)控制系統(tǒng)等都面臨著一個令人頭痛的問題，那就
關(guān)鍵字：單片機系統(tǒng) 動態(tài)加密技術(shù) FPGA MCU和嵌入式微處理器

FPGA保證家庭網(wǎng)絡(luò)的服務(wù)質(zhì)量

引言家庭網(wǎng)絡(luò)正在成為視頻、語音和數(shù)據(jù)快速傳送的“中央火車站”。視頻由標準清晰提升至高清晰，因此需要越來越高的數(shù)據(jù)速率，這表明家庭網(wǎng)絡(luò)系統(tǒng)必須隨著新興視頻標準的發(fā)展而發(fā)展。目前，多媒體家庭網(wǎng)絡(luò)技術(shù)采用了各種有線和無線網(wǎng)絡(luò)接口標準，但是目前這些標準還無法確保家庭內(nèi)部現(xiàn)場多媒體傳輸?shù)姆?wù)質(zhì)量(QoS)。挑戰(zhàn)首先面臨的挑戰(zhàn)是設(shè)計可靠的多媒體家庭網(wǎng)絡(luò)平臺，以足夠的QoS傳送互聯(lián)網(wǎng)協(xié)議(IP)包，并且沒有明顯的失真。另一挑戰(zhàn)是設(shè)計人員怎樣以較高的性價比實現(xiàn)這一切，使消費者能夠用得起。專業(yè)廣播行業(yè)已經(jīng)采用了多項技術(shù)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA 0708_A 雜志_技術(shù)長廊嵌入式

FPGA-DSP 瞄準目標：用得起的 DSP 性能

FPGA-DSP性能揭秘在無線基站等高性能 DSP 應(yīng)用中，考慮將 FPGA 用作處理引擎者日益增多。在這些應(yīng)用中，F(xiàn)PGA 既可與 DSP 處理器一爭高下，亦可與之比翼齊飛。有了更多選擇，就意味著系統(tǒng)設(shè)計者有必要了解高端FPGA的信號處理性能，其中既包括 FPGA 之間的性能對比，也包括與高端 DSP 處理器的性能對比。遺憾的是，最常用的性能數(shù)字非但有失可靠、含混不清，而且常常是矛盾百出。例如，因為 DSP 應(yīng)用常常在很大程度上依賴乘法累加 (MAC) 運算，所以 DSP 處理器和 FPGA 供應(yīng)商有時
關(guān)鍵字：嵌入式系統(tǒng) 單片機 DSP FPGA 0708_A 雜志_技術(shù)長廊嵌入式

SDRAM通用控制器的FPGA模塊化設(shè)計

摘要：介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。關(guān)鍵詞： SDRAM控制器；FPGA；VHDL；狀態(tài)機；仲裁機制引言同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內(nèi)即可完成數(shù)據(jù)的訪問和刷新，其數(shù)據(jù)傳輸速度遠遠大于傳統(tǒng)的數(shù)據(jù)存儲器(DRAM)，被廣泛的應(yīng)用于高速數(shù)據(jù)傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復(fù)雜的控制邏輯和要求嚴格的時序，成為開發(fā)過
關(guān)鍵字：消費電子 SDRAM控制器 FPGA VHDL 0708_A 雜志_設(shè)計天地工業(yè)控制

基于FPGA的NAND FLASH控制器

1 引言在便攜式電子產(chǎn)品如U盤、MP3播放器、數(shù)碼相機中，常常需要大容量、高密度的存儲器，而在各種存儲器中，NAND FLASH以價格低、密度高、效率高等優(yōu)勢成為最理想的器件。但NAND FLASH的控制邏輯比較復(fù)雜，對時序要求也十分嚴格，而且最重要的是NAND FLASH中允許存在一定的壞塊(壞塊在使用過程中還可能增加)，這就給判斷壞塊、給壞塊做標記和擦除等操作帶來很大的難度，于是就要求有一個控制器，使系統(tǒng)用戶能夠方便地使用NAND FLASH,為此提出了一種基于FPGA的NAND FLASH控制器的設(shè)
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA NAND FLASH 嵌入式

用單片機實現(xiàn)SRAM工藝FPGA的加密應(yīng)用

　　摘要：首先對采用SRAM工藝的FPGA的保密性和加密方法進行原理分析，然后提出一種實用的采用單片機產(chǎn)生長偽隨機碼實現(xiàn)加密的方法，并詳細介紹具體的電路和程序。關(guān)鍵詞：靜態(tài)隨機存儲器（SRAM）現(xiàn)場可編程門陣列（FPGA）加密　　在現(xiàn)代電子系統(tǒng)設(shè)計中，由于可編程邏輯器件的卓越性能、靈活方便的可升級特性，而得到了廣泛的應(yīng)用。由于大規(guī)模高密度可編程邏輯器件多采用SRAM工藝，要求每次上電，對FPGA器件進行重配置，這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流，進行克隆
關(guān)鍵字：靜態(tài)隨機存儲器（SRAM）現(xiàn)場可編程門陣列（FPGA）加密 MCU和嵌入式微處理器

Xilinx高性能SPARTAN-3A DSP平臺FPGA又添低功耗器件

Xilinx, Inc.宣布其XtremeDSP™信號處理解決方案產(chǎn)品系列新增功耗優(yōu)化的Spartan™-3A DSP器件。這個目前業(yè)已投入量產(chǎn)的FPGA新器件，為低成本且低功耗FPGA領(lǐng)域的應(yīng)用如軍事通信戰(zhàn)術(shù)無線電系統(tǒng)、無線接入點和便攜式醫(yī)療設(shè)備等，提供了高性能的數(shù)字信號處理(DSP)能力。與標準器件產(chǎn)品相比，Spartan-3A DSP低功耗 (LP)器件的靜態(tài)功耗降低了50%，而在待機模式下靜態(tài)功耗的降低更是高達70%。同
關(guān)鍵字：嵌入式系統(tǒng) 單片機 Xilinx SPARTAN-3A DSP 嵌入式

基于CPLD／FPGA的出租車計費器系統(tǒng)的設(shè)計實現(xiàn)

1 引言　　隨著EDA技術(shù)的發(fā)展及大規(guī)?？删幊踢壿嬈骷﨏PLD／FPGA的出現(xiàn)，電子系統(tǒng)的設(shè)計技術(shù)和工具發(fā)生了巨大的變化，通過EDA技術(shù)對CPLD／FP-GA編程開發(fā)產(chǎn)品，不僅成本低、周期短、可靠性高，而且可隨時在系統(tǒng)中修改其邏輯功能。本文介紹了一種以Altera公司可編程邏輯器件EP1K30TC144-3為控制核心，附加一定外圍電路組成的出租車計費器系統(tǒng)。　　2 系統(tǒng)總體結(jié)構(gòu) 　　基于CPLD的出租車計費器的組成如圖1所示。各部分主要功能包括：信號輸入模塊對車輪傳感器傳送的脈沖信號進行計數(shù)(
關(guān)鍵字：嵌入式系統(tǒng) 單片機 CPLD FPGA 計費器嵌入式

基于MCU和FPGA靈活設(shè)計車載信息娛樂系統(tǒng)

應(yīng)用MCU+FPGA的設(shè)計，軟件和外設(shè)硬件都可以在FPGA中變化，整個系統(tǒng)相當于一個很容易進行升級的軟件，改變硬件就像改變軟件一樣簡單。
關(guān)鍵字：信息娛樂系統(tǒng) 車載設(shè)計 MCU FPGA 靈活基于

基于FPGA的發(fā)電機組頻率測量計的實現(xiàn)

利用Verilog HDL 硬件描述語言自頂向下的設(shè)計方法和QuartusⅡ 軟件，在復(fù)雜的可編程邏輯器件(FPGA, Field Programmable Gate Array)中實現(xiàn)了發(fā)電機組頻率測量計的設(shè)
關(guān)鍵字： FPGA 發(fā)電機組測量計頻率

基于FPGA的IDE硬盤接口卡的實現(xiàn)

引言　　本文采用FPGA實現(xiàn)了IDE硬盤接口協(xié)議。系統(tǒng)提供兩套符合ATA-6規(guī)范的IDE接口，一個與普通IDE硬盤連接，另一個與計算機主板上的IDE接口相連。系統(tǒng)采用FPGA實現(xiàn)接口協(xié)議，完成接口數(shù)據(jù)的截獲、處理（在本文中主要是數(shù)據(jù)加密）和轉(zhuǎn)發(fā)，支持PIO和Ultra DMA兩種數(shù)據(jù)傳輸模式。下面重點介紹用FPGA實現(xiàn)接口協(xié)議的方法。　　1 IDE接口協(xié)議簡介　　1.1 IDE接口引腳定義　　IDE（Integrated Drive Electronics）即“電子集成驅(qū)動器”，又稱為A
關(guān)鍵字：嵌入式系統(tǒng) 單片機 FPGA IDE硬盤 ATA-6 嵌入式

共6764條 424/451 |‹ « 422 423 424 425 426 427 428 429 430 431 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]