xilinx fpga 文章進入xilinx fpga技術社區(qū)

FPGA管腳分配時需注意的一些事項

FPGA管腳分配時需注意的一些事項-設計過FPGA的原理圖，看FPGA的手冊，說管腳的分配問題，如時鐘管腳要用GC類管腳，而且單端時鐘輸入時要用P類型的管腳，不能用N類型管腳等等。
關鍵字： FPGA

學習FPGA需要注意的幾個重要問題

學習FPGA需要注意的幾個重要問題-如何學好FPGA呢，很多人很困惑，多數(shù)停留在基礎位置徘徊，我就這方面問題給大家談幾點自己的看法。
關鍵字： FPGA 數(shù)字電路 HDL語言

使用Signal Tap II采集到的數(shù)據(jù)進行Matlab仿真

使用Signal Tap II采集到的數(shù)據(jù)進行Matlab仿真-在使用FPGA進行無線通信或者進行信號處理時，一般按照這樣的步驟進行
關鍵字： FPGA Matlab仿真 SignalTapII

FPGA專家教您如何在FPGA設計中使用HLS

FPGA專家教您如何在FPGA設計中使用HLS-Luke Miller并非一開始就是HLS（高層次綜合）的倡導者。在使用早期的工具版本的時候，他似乎有過一些糟糕的經(jīng)歷。
關鍵字： FPGA HLS

參考時鐘對SERDES性能的影響

參考時鐘對SERDES性能的影響-我們知道，SERDES對參考時鐘有嚴格的相位噪聲性能要求。通常，SERDES供應商會根據(jù)其SERDES采用的PLL以及CDR架構特點，以及性能數(shù)據(jù)，提出對參考時鐘的相位噪聲的具體要求。
關鍵字： SERDES 參考時鐘 XILINX

深度學習算法有望在FPGA和超級計算機上運行

深度學習算法有望在FPGA和超級計算機上運行-由NSF資助的一個研究項目，目前正在研究如何使用RDMA高性能連接器將深度學習算法在FPGA和跨系統(tǒng)之間運行；另一個由Andrew Ng和兩個超算專家牽頭的項目，則希望把模型放在超級計算機上，給它們一個Python接口。
關鍵字： FPGA 深度學習人工智能

不可錯過的400Gbps以太網(wǎng)演示

不可錯過的400Gbps以太網(wǎng)演示-在那里，毫無疑問你會駐足在賽靈思展位前（# 23）觀看一個基于賽靈思Virtex UltraScale VU095 FPGA評估板VCU109的Spirent 400G以太網(wǎng)測試系統(tǒng)，該系統(tǒng)連接四個100Gbps的住友電工 CFP4 LR4光模塊。
關鍵字：賽靈思 FPGA 光模塊

一個FPGA中現(xiàn)在可集成多少32位RISC處理器？

一個FPGA中現(xiàn)在可集成多少32位RISC處理器？-Jan Gray是在FPGA中集成32位RISC處理器的專家，他寫了一篇博客叫作FPGA CPU 新聞，副標題為 “使用FPGA開發(fā)并行計算機體系架構”。
關鍵字： FPGA RISC處理器

基于FPGA開放流程的SDN轉發(fā)引擎

基于FPGA開放流程的SDN轉發(fā)引擎-博主Greg Ferro在其Ethereal Mind網(wǎng)頁上發(fā)布了一則關于 Corsa Technology簡短博客信息，提到Corsa公司制作了一對基于FPGA開放流程的SDN轉發(fā)引擎。Ferro同時簡單討論了此引擎是否適用于WANs網(wǎng)絡。
關鍵字： SDN FPGA WAN

嵌入式視覺系統(tǒng)的構建模塊

嵌入式視覺系統(tǒng)的構建模塊-在本文中我們將會介紹嵌入式視覺系統(tǒng)的高級元素；如何簡便快捷地使用軟件 API 和 IP 庫構建嵌入式視覺系統(tǒng)，如何把算法開發(fā)的增值部分添加到圖像處理鏈中。
關鍵字： FPGA 嵌入式

片內時鐘的組合思路和設計技巧

片內時鐘的組合思路和設計技巧-我們都知道，當奇數(shù)個反相器串聯(lián)在一起，并且把最后一級的輸出反饋給第一級的輸入時，在邏輯上會產(chǎn)生震蕩，這樣的電路結構通常被稱為Ring OSC。
關鍵字： FPGA RingOSC 片內時鐘

詳細解讀Zynq的三種啟動方式(JTAG,SD,QSPI)

詳細解讀Zynq的三種啟動方式(JTAG,SD,QSPI)-本文介紹zynq上三種方式啟動文件的生成和注意事項，包括只用片上RAM（OCM）和使用DDR3兩種情況。 JTAG方式 JTAG方式是調試中最常用的方式，在SDK中在“Project Explorer”窗口工程上右鍵->Debug As->Debug Configurations可以看到以下窗口首次打開左邊窗口中Xilinx C/C++ application(GDB)下沒有子項，這時雙擊Xilinx C/C++ application(GD
關鍵字： Xilinx RAM

DTU產(chǎn)品在橋隧監(jiān)測系統(tǒng)中的應用

DTU產(chǎn)品在橋隧監(jiān)測系統(tǒng)中的應用-橋梁的應變監(jiān)測系統(tǒng)中主要的部分就是橋梁應力信號的采集控制，通過對橋梁結構的應力監(jiān)測系統(tǒng)特點進行詳細分析基礎上，，將FPGA嵌入式技術和無線網(wǎng)絡技術相結合，橋梁應力采集模塊實現(xiàn)橋梁應力數(shù)據(jù)采集以及A/D轉換，應力數(shù)據(jù)經(jīng)串口到GPRS DTU，然后轉換為TCP/IP數(shù)據(jù)包，使用GPRSDTU通過GPRS 網(wǎng)絡傳送至Internet再發(fā)送數(shù)據(jù)到遠端的Web服務器，從而實現(xiàn)橋梁應力數(shù)據(jù)的實時遠程檢測監(jiān)控。
關鍵字： DTU產(chǎn)品監(jiān)測系統(tǒng) FPGA 嵌入式技術

基于FPGA的虛擬現(xiàn)實定位系統(tǒng)

基于FPGA的虛擬現(xiàn)實定位系統(tǒng)-虛擬現(xiàn)實技術是目前計算機信息科學中的前沿學科，文中設計了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對虛擬場景中物體的方位和朝向進行確定并通過以太網(wǎng)給虛擬場景主機發(fā)送數(shù)據(jù).整個系統(tǒng)以 FPGA作為主控制器，配以傳感器數(shù)據(jù)采集，內部FIFO存儲，以太網(wǎng)高速傳輸，從而把定位系統(tǒng)參數(shù)實時傳送到上位機中，具有傳輸速度快.實時性等優(yōu)點，實現(xiàn)了虛擬現(xiàn)實高精度定位的功能.
關鍵字： FPGA 虛擬現(xiàn)實

共6764條 54/451 |‹ « 52 53 54 55 56 57 58 59 60 61 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側重低成本應用，容量中等，性能可以滿足一般的邏輯設計要求，如Spartan系列；還有一種側重于高性能應用，容量大，性能能滿足各類高端應用，如Virtex系列，用戶可以根據(jù)自己實際應用要求進行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細 ]