新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 學(xué)習(xí)FPGA需要注意的幾個(gè)重要問題

學(xué)習(xí)FPGA需要注意的幾個(gè)重要問題

作者: 時(shí)間:2017-10-13 來源:網(wǎng)絡(luò) 收藏

如何學(xué)好呢,很多人很困惑,多數(shù)停留在基礎(chǔ)位置徘徊,我就這方面問題給大家談幾點(diǎn)自己的看法。

本文引用地址:http://m.butianyuan.cn/article/201710/365697.htm

1. 基礎(chǔ)問題

的基礎(chǔ)就是,想學(xué)好的人,建議床頭都有一本的書,不管是那個(gè)版本的,這個(gè)是基礎(chǔ),多了解也有助于形成硬件設(shè)計(jì)的思想。

在語言方面,建議初學(xué)者學(xué)習(xí)Verilog語言,V語法規(guī)范嚴(yán)格,調(diào)試起來很慢,Verilog語言容易上手,而且,一般大型企業(yè)都是用Verilog語言。

2. EDA工具問題

熟悉幾個(gè)常用的就可以的,開發(fā)環(huán)境QuartusII ,或ISE 就可以了,這兩個(gè)基本是相通的,會(huì)了哪一個(gè),另外的那個(gè)也就很Easy了。功能仿真建議使用Modelsim ,如果你是做芯片的,就可以學(xué)學(xué)別的仿真工具,做FPGA的,Modelsim就足夠了。綜合工具一般用Synplify,初學(xué)先不用太關(guān)心這個(gè),用Quartus綜合就OK了

3. 硬件設(shè)計(jì)思想問題

對于初學(xué)者,特別是從軟件轉(zhuǎn)過來的,設(shè)計(jì)的程序既費(fèi)資源又速度慢,而且很有可能綜合不了,這就要求我們熟悉一些固定模塊的寫法,可綜合的模塊很多書上都有,語言介紹上都有,不要想當(dāng)然的用軟件的思想去寫硬件。

4. 學(xué)習(xí)習(xí)慣問題

FPGA學(xué)習(xí)要多練習(xí),多仿真,signaltapII是很好的工具,可以看到每個(gè)信號的真實(shí)值,建議初學(xué)者一定要自己多動(dòng)手,光看書是沒用的。

關(guān)于英文文檔問題,如果要學(xué)會(huì)Quartus II的所有功能,只要看它的handbook就可以了,很詳細(xì),對于IT行業(yè)的人,大部分知識來源都是英文文檔,一定要耐心看,會(huì)從中收獲很多的。

5. 算法問題

做FPGA的工程師,最后一般都是專攻算法了,這些基礎(chǔ)知識都是順手捏來的,如果你沒有做好搞理論的準(zhǔn)備,學(xué)FPGA始終只能停留在初級階段上。

對于初學(xué)者,數(shù)字信號處理是基礎(chǔ),應(yīng)該好好理解,往更深的方向,不用什么都學(xué),根據(jù)你以后從事的方向,比如說通信、圖像處理,雷達(dá)、聲納、導(dǎo)航定位等



關(guān)鍵詞: FPGA 數(shù)字電路 HDL語言

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉