首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 功能仿真

FPGA系統(tǒng)設(shè)計的仿真驗證之： 功能仿真和時序仿真的區(qū)別和實現(xiàn)方法

  • 這里我們使用一個波形發(fā)生器作為例子，來說明如何使用Modelsim對Quartus II生成的IP Core和相應(yīng)的HDL文件進行功能仿真和時序仿真。這個例子里面使用到了由Quartus II生成的一個片上ROM存儲單元。這種存儲單元和RAM一樣，都是基本的FPGA片上存儲單元，在以后的設(shè)計里面會經(jīng)常使用到。
  • 關(guān)鍵字： 仿真驗證  功能仿真  FPGA  時序仿真  

FPGA設(shè)計流程及其布線資源解析

  • 電路設(shè)計與輸入是指通過某些規(guī)范的描述方式，將工程師電路構(gòu)思輸入給EDA工具。常用的設(shè)計方法有硬件描述語言（HDL）和原理圖設(shè)計輸入方法等。原理圖設(shè)計輸入法在早期應(yīng)用得比較廣泛，它根據(jù)設(shè)計要求，選用器件、繪制原理圖、完成輸入過程。這種方法的有點是直觀、便于理解、元器件庫資源豐富。但是在大型設(shè)計中，這種方法的可維護性較差，不利于模塊構(gòu)造與重用
  • 關(guān)鍵字： 布線資源  功能仿真  FPGA  

Modelsim的功能仿真和時序仿真

  • FPGA 設(shè)計流程包括設(shè)計輸入，仿真，綜合，生成，板級驗證等很多階段。在整個設(shè)計流程中，完成設(shè)計輸入并成功進行編譯僅能說明設(shè)計符合一定的語法規(guī)范，并不能說明設(shè)計功能的正確性，這時就需要通過仿真對設(shè)計進行驗證
  • 關(guān)鍵字： Modelsim  功能仿真  時序仿真    
共3條 1/1 1

功能仿真介紹

您好，目前還沒有人創(chuàng)建詞條功能仿真!
歡迎您創(chuàng)建該詞條，闡述對功能仿真的理解，并與今后在此搜索功能仿真的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473