后段器件集成 文章 進(jìn)入后段器件集成技術(shù)社區(qū)

使用半大馬士革工藝流程研究后段器件集成的工藝

• ●? ?介紹隨著技術(shù)推進(jìn)到1.5nm及更先進(jìn)節(jié)點(diǎn)，后段器件集成將會(huì)遇到新的難題，比如需要降低金屬間距和支持新的工藝流程。為了強(qiáng)化電阻電容性能、減小邊緣定位誤差，并實(shí)現(xiàn)具有挑戰(zhàn)性的制造工藝，需要進(jìn)行工藝調(diào)整。為應(yīng)對(duì)這些挑戰(zhàn)，我們嘗試在1.5nm節(jié)點(diǎn)后段自對(duì)準(zhǔn)圖形化中使用半大馬士革方法。我們?cè)趇mec生產(chǎn)了一組新的后段器件集成掩膜版，以對(duì)單大馬士革和雙大馬士革進(jìn)行電性評(píng)估。新掩膜版的金屬間距分別為14nm、16nm、18nm、20nm和22nm，前兩類是1.5nm節(jié)點(diǎn)后段的最小目標(biāo)金屬間距
• 關(guān)鍵字： 半大馬士革  后段器件集成  1.5nm  SEMulator3D