?IBM發(fā)布全球首個(gè)2nm芯片
發(fā)布人：wxhxkj01
時(shí)間：2021-06-07
來(lái)源：工程師
發(fā)布文章
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
我們都知道，其實(shí)霍爾元件的制作工藝是比較低端的，屬于很簡(jiǎn)單的芯片。而一些高端的芯片，比方說(shuō)小米11使用的驍龍888，已經(jīng)在使用5nm的工藝，芯片巨頭已經(jīng)可以量產(chǎn)3nm芯片工藝，而另外一家科技巨頭英特爾則剛剛宣布，英特爾的2nm制作水平。
據(jù)報(bào)道，目前擔(dān)任IBM混合云研究副總裁的Mukesh Khare帶領(lǐng)其完成了2納米技術(shù)的突破。（如果Khare真正從事半導(dǎo)體研究，那么這個(gè)頭銜就顯得很愚蠢）。資料顯示，Khare在1999年到2003年間，從事90納米SOI工藝的開(kāi)發(fā)，該工藝將Power4和Power4 +推向市場(chǎng)，他隨后又負(fù)責(zé)了65納米和45納米SOI的推進(jìn)，這些技術(shù)被Power5和Power6采用；之后他對(duì)對(duì)用于Power7的32納米技術(shù)進(jìn)行了研究，然后研究了在Power8上使用的22納米工藝中使用的高k /金屬柵極技術(shù)。然后Khare繼續(xù)擔(dān)任奧爾巴尼納米技術(shù)中心的半導(dǎo)體研究總監(jiān)。
據(jù)報(bào)道，目前擔(dān)任IBM混合云研究副總裁的Mukesh Khare帶領(lǐng)其完成了2納米技術(shù)的突破。（如果Khare真正從事半導(dǎo)體研究，那么這個(gè)頭銜就顯得很愚蠢）。資料顯示，Khare在1999年到2003年間，從事90納米SOI工藝的開(kāi)發(fā)，該工藝將Power4和Power4 +推向市場(chǎng)，他隨后又負(fù)責(zé)了65納米和45納米SOI的推進(jìn)，這些技術(shù)被Power5和Power6采用；之后他對(duì)對(duì)用于Power7的32納米技術(shù)進(jìn)行了研究，然后研究了在Power8上使用的22納米工藝中使用的高k /金屬柵極技術(shù)。然后Khare繼續(xù)擔(dān)任奧爾巴尼納米技術(shù)中心的半導(dǎo)體研究總監(jiān)。
首先，在這個(gè)芯片上，IBM用上了一個(gè)被稱(chēng)為納米片堆疊的晶體管，它將NMOS晶體管堆疊在PMOS晶體管的頂部，而不是讓它們并排放置以獲取電壓信號(hào)并將位從1翻轉(zhuǎn)為零或從0翻轉(zhuǎn)為1。這些晶體管有時(shí)也稱(chēng)為gate all around或GAA晶體管，這是當(dāng)前在各大晶圓廠被廣泛采用的3D晶體管技術(shù)FinFET的接班人。從以往的介紹我們可以看到，F(xiàn)inFET晶體管將晶體管的源極和漏極通道拉入柵極，而納米片將多個(gè)源極和漏極通道嵌入單個(gè)柵極以提高密度。
IBM表示，其采用2納米工藝制造的測(cè)試芯片可以在一塊指甲大小的芯片中容納500億個(gè)晶體管。
在IBM的這個(gè)實(shí)現(xiàn)方案下，納米片有三層，每片的寬度為40納米，高度為5納米。（注意，這里沒(méi)有測(cè)量的特征實(shí)際上是在2納米處。因?yàn)檫@些術(shù)語(yǔ)在很大程度上是描述性的，而不是字面意義的，這令人發(fā)指?？梢詫⑵湟暈槿绻麞艠O仍為平面則必須具有的柵極尺寸，但卻不是平面的，我想可能是這樣。）如果您在上表的右側(cè)看，那是一張納米片的側(cè)視圖，顯示出它的側(cè)視圖，其間距為44納米，柵極長(zhǎng)度為12納米，Khare認(rèn)為這是其他大多數(shù)晶圓代工廠在2納米工藝所使用的尺寸。
2納米芯片的制造還包括首次使用所謂的底部電介質(zhì)隔離（bottom dielectric isolation），它可以減少電流泄漏，因此有助于減少芯片上的功耗。在上圖中，那是淺灰色的條，位于中部橫截面中的三個(gè)堆疊的晶體管板的下面。
IBM為2納米工藝創(chuàng)建的另一項(xiàng)新技術(shù)稱(chēng)為內(nèi)部空間干燥工藝（inner space dry process），從表面上看，這聽(tīng)起來(lái)不舒服，但實(shí)際上這個(gè)技術(shù)使IBM能夠進(jìn)行精確的門(mén)控制。
在實(shí)施過(guò)程中，IBM還廣泛地使用EUV技術(shù)，并包括在芯片過(guò)程的前端進(jìn)行EUV圖案化，而不僅是在中間和后端，后者目前已被廣泛應(yīng)用于7納米工藝。重要的是，IBM這個(gè)芯片上的所有關(guān)鍵功能都將使用EUV光刻技術(shù)進(jìn)行蝕刻，IBM也已經(jīng)弄清楚了如何使用單次曝光EUV來(lái)減少用于蝕刻芯片的光學(xué)掩模的數(shù)量。
這樣的改善帶來(lái)的最終結(jié)果是，制造2納米芯片所需的步驟要比7納米芯片少得多，這將促進(jìn)整個(gè)晶圓廠的發(fā)展，并可能也降低某些成品晶圓的成本。這是我們能看到的。
最后，2納米晶體管的閾值電壓（上表中的Vt）可以根據(jù)需要增大和減小，例如，用于手持設(shè)備的電壓較低，而用于百億超級(jí)計(jì)算機(jī)的CPU的電壓較高。
IBM并未透露這種2納米技術(shù)是否會(huì)采用硅鍺通道，但是顯然有可能。
與當(dāng)前將使用在Power10芯片的7納米制程相比，這種2納米制程有望將速度提高45％或以相同速度運(yùn)行，將功耗降低75％。
現(xiàn)在，我們知道您在想什么。首先，Power11芯片會(huì)使用這種2納米工藝嗎？其次，這之后到底會(huì)發(fā)生什么？1納米工藝似乎幾乎是不可能的，不是嗎？
讓我們?cè)僬勔槐镻ower路線圖。Power10為7納米，并且考慮到Power和z服務(wù)器業(yè)務(wù)的保守性和遺留的特性（正在對(duì)處理器進(jìn)行三年更新），已經(jīng)在設(shè)計(jì)中的Power11和正在白板中的Power12在有5納米和3納米節(jié)點(diǎn)可以使用時(shí)，似乎并沒(méi)有必要先沖到2納米。Khare也預(yù)計(jì)將在2024年底準(zhǔn)備生產(chǎn)。Power11應(yīng)該在2023年左右的某個(gè)時(shí)候出現(xiàn)，并且應(yīng)該采用成熟的5納米工藝，這意味著它將相對(duì)便宜。（比起采用4納米，3納米或2納米工藝更便宜，這是相對(duì)的部分。）
Khare說(shuō)：“我認(rèn)為沒(méi)有一堵墻是我們無(wú)法突破的，我會(huì)說(shuō)還有更多的突破正在醞釀之中，隨著技術(shù)的成熟，我們將分享越來(lái)越多的突破?！边@是一個(gè)不錯(cuò)的措辭?！拔覜](méi)有看到一堵墻，我看到了很多機(jī)會(huì)和很多可以創(chuàng)新的東西，我們可以不斷創(chuàng)新?！彼a(bǔ)充說(shuō)。
如果您想了解更多華芯霍爾元件產(chǎn)品信息，歡迎訪問(wèn)我們的官網(wǎng)https://www.wxhxkj.com/或者h(yuǎn)ttps://www.chhxs.cn/，無(wú)錫華芯科技竭誠(chéng)為您服務(wù)！
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布，僅代表博主個(gè)人觀點(diǎn)，如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。
