干貨 | 三極管和MOSFET選型規(guī)范

1.1.1    三極管選型原則

行業(yè)發(fā)展總趨勢為：小型化、表貼化，高頻化，高效率化，集成化，綠色化。重點突出小型化和表貼化。

近年來，隨著MOSFET的發(fā)展，在低功率高速開關領域，MOSFET正逐步替代三極管，行業(yè)主流廠家對三極管的研發(fā)投入也逐年減少，在芯片技術方面基本沒有投入，器件的技術發(fā)展主要體現在晶圓工藝的升級（6inch wafer轉8inch wafer）及封裝小型化及表貼化上。另外，相對普通三極管，RF三極管的主要發(fā)展方向是低壓電壓供電，低噪聲，高頻及高效。

選型原則如下：

1）禁選處于生命周期末期的插件封裝器件，如TO92

2）優(yōu)選行業(yè)主流小型化表貼器件，如SOT23，STO323，SOT523等，對于多管應用，優(yōu)先考慮雙管封裝如SOT363及SOT563

3）對于開關應用場景，優(yōu)先考慮選用MOSFET

4）射頻三極管優(yōu)選低電壓供電，低噪聲，高頻及高效器件。

行業(yè)技術發(fā)展總趨勢為：小型化、表貼化，高頻化，高功率密度化，高效率化，高可靠性，集成化，綠色化。重點突出高頻化，高功率密度化，高可靠性及集成化。

行業(yè)技術發(fā)展趨勢主要體現在MOSFET芯片材料，晶圓技術，芯片技術及封裝技術的演進及發(fā)展。選型原則如下：

禁止選用處于生命周期末期的插件封裝器件（能源用TO220，TO247除外）及封裝為SO8，DPAK的表貼器件。

對于信號MOSFET推薦選用柵極集成TVS保護的小型化表貼器件。

1）對于Vds<=250V的功率MOSFET

單管優(yōu)選行業(yè)主流無引腳表貼功率封裝POWERPAK 5X6及POWERPAK3X3，在散熱不滿足要求的情況下可考慮翼型帶引腳表貼封裝D2PAK；

Buck上下管集成方案優(yōu)選下管sourcing down POWERPAK5X6 dual封裝；

電源模塊考慮到器件散熱問題，可選行業(yè)主流插件封裝TO220

對于緩起及熱插拔應用，選用器件時請重點評估器件是否工作在其安全工作區(qū)域

開關應用需同緩起，熱插拔及ORing應用區(qū)分選型

超高頻領域（1MHz以上），可考慮用GANMOS替代，從而提高效率降低系統(tǒng)面積。

2）對于Vds介于600V~650V的高壓功率MOSFET，其用于AC電源模塊優(yōu)先考慮選用Vds為650V的器件；

封裝根據電源模塊散熱及結構設計要求推薦選用表貼器件POWERPAK 8X8及插件TO247，未來還可考慮表貼器件POWERPAK5X6；

對于在電路中工作頻率不高的場景如當前PFC電路，優(yōu)選寄生二極管不帶快恢復特性的MOSFET（如INFINEON C3，C6，P6系類），對于電路中工作頻率較高的場景如LLC電路，優(yōu)選寄生二極管帶恢復特性的MOSFET（如INFINEON CFD系列）；

對于電源效率要求不是特別高的場景，部分MOSFET可以考慮用高速IGBT替換，達到降成本的目的。對于高效模塊，可考慮選用SIC MOSFET替代傳統(tǒng)Si MOSFET，達到提升電源工作效率的目的；

對于Vds高于800V的MOSFET，如果Id大于5A，建議考慮選用IGBT，如果Id小于5A，建議選用行業(yè)主流封裝TO247，TO220或D2PAK；

原則上禁止選用耗盡性JFET，如遇到特殊電流需使用，請在行業(yè)主流封裝SOT23Z中選擇。

三極管在電路中有放大和開關兩種作用，目前在我司的電路中三極管主要起開關作用。在選擇三極管的時候，從以下幾個方面進行考慮：參數、封裝、性能（低壓降、低阻抗、高放大倍數、高開關效率）

1）參數的選擇：三極管有很多參數，選型對于三極管的參數沒有特殊的要求，需要關注的參數有Vceo、Vcbo、Vebo、Ic(av)、Pd、Hef。比較重要的參數是Vceo、Ic(av)，對于Vceo的值有時廠家會給Vces的值，不能用Vces的值作為Vceo，因為Vces=Vcbo>Vceo。如果器件的電壓和電流值在降額后滿足需求，Pd可以不用過多的去考慮（三極管做放大用、作電壓線性轉化以及三極管功率比較大的場合需要考慮Pd）。

在滿足降額規(guī)范要求的前提下，考慮輸出電流和相應的耗散功率，擊穿電壓大小，放大倍數等參數。同時，應盡量選用熱阻小，允許結溫高的器件。

2）封裝：三極管的封裝的發(fā)展趨勢是小型化、表貼化、平腳化、無引腳化。

封裝質量優(yōu)劣的是用芯片面積與封裝面積的比值來判斷的，比值越接近1越好。目前三極管最小封裝是sot883（DFN1006-3），優(yōu)選封裝有sot883、sot663、sot23、sot89、sot223、sot666。由于三極管的功率需求越來越小，所以小封裝三極管是其引進的一個方向，在參數滿足規(guī)格的前提下盡量選擇小封裝。

3）性能：選擇低Vce（sat）的、低阻抗的器件。目前NXP、ON、ZETEX等均推出了低飽和壓降的器件，在選型時可以優(yōu)先考慮。

1）漏源擊穿電壓V(BR)DSS：漏源擊穿電壓V(BR)DSS一般是在結溫Tj=25℃下，VGS=0V，ID為數百A下的測試值，由于V(BR)DSS和Rds(on)成反比，因此多數廠家MOSFET的上限為1000V。V(BR)DSS與溫度有關，Tj上升100℃，V(BR)DSS約線性增加10%。反之，Tj下降時，V(BR)DSS以相同比例下降。這一特性可以看作MOSFET的優(yōu)點之一，它保證了內部成千上萬個元胞在雪崩擊穿時，難以使雪崩電流密集于某一點而導致器件損壞（不同于功率三極管）。

2）最大額定柵源電壓VGS

柵源之間的SiO2氧化層很薄，因此在二者之間加上不高的電壓就會在內部形成很高的電場，而電場超過SiO2材料的承受能力便發(fā)生擊穿導致器件失效。

最大額定柵源電壓VGS多數廠家資料為20V，（對于低驅動電壓的低壓MOSFET一般為10V）。目前很多廠對于高驅動電壓MOSFET已將此極限電壓提高到30V。SIC MOSFET則多為10V~25V間，啟動電壓不對稱，選用時需注意驅動部分的設計。

對于MOSFET，當頻率小于100KHz時，主要是導通損耗占的比重最大。因此影響損耗的主要參數為通態(tài)電阻Rds(on)。一般廠家給出的Rds(on)值，是在規(guī)定的VGS（如10V）ID（一般為標稱電流值）、Tj（一般為25℃）條件下的值。

對于Rds(on)，有以下特性：對生產廠家來說，在相同設計及工藝條件下，如果提高MOSFET的Rds(on)值，會導致Rds(on)升高。Rds(on)值隨著結溫升高而近似線性升高。其結果是導致損耗增加，例如下圖IRF640的Rds(on)與Tj關系圖，如果結溫在120℃時，Rds(on)值將是25℃時的1.8倍。因此導通損耗I2*Rds(on)也將增加到1.8倍；相對于Si MOSFET，SiC MOSFET由于其禁帶寬度較Si MOSFET寬，所以其溫度特性明顯優(yōu)于Si MOSFET。在150℃的條件下，SIC MOSFET的Rds(on)僅僅比在25℃條件下增加20%。

與VGS的關系：為了將Rds(on)降低到最小，至少VGS要提高到10V（4V驅動的產品約外加5V）才可降到最小。此外，即使將VGS提高到12V~15V以上，也不會對Rds(on)的降低起多大作用（如果在占空比小的情況下有接近或超出直流額定電流的運用，另當別論），不必要地增大這種柵壓，會加大充電電流，增加驅動損耗，并容易在柵源間發(fā)生尖峰電壓。增加柵源擊穿的失效概率。因此對于一般的MOSFET，12V驅動即可。

相同的結溫下，隨著ID增大，Rds(on)有輕微增大。計算功耗時，可以忽略該變化。在實際使用中，如果增大ID值，導致發(fā)熱上升，那是因為散熱條件（熱阻）不變，ID增加，功耗P= I2* Rds(on)增加，結溫升高，Rds(on)隨之升高，進一步加大功耗。

另外，當頻率超過100KHz后，開關損耗所占的比例不能忽視，這時就必須注意器件本身的柵極電荷Qg，輸出電容Coss，以及柵極驅動電阻對開關損耗的影響。特別是通態(tài)電阻越小的MOSFET，通常其元胞密度就越大，因此Qg、Coss就會越大，這就會增大開關損耗。

近來，由于MOSFET的應用頻率進一步提高，在低壓大電流的MOSFET生產上，還需注意從工藝設計上改善MOSFET內部寄生的Rg，以降低MOSFET的開關損耗，提高應用頻率（或提高電流）

限制電流處理能力的最終因素是最大可允許結溫（通常廠家規(guī)定為150℃）。一般用可持續(xù)直流漏極電流ID、額定峰值電流IDM來表征。

1）可持續(xù)直流漏極電流ID

實際可允許最大ID值是決定于Rds(on)、結-殼熱阻RJC（它決定于器件的芯片封裝材料及工藝水平）、最大可允許結溫Tj，以及殼溫Tc等機構參數。它們滿足一下公式：

I2* Rds(on)*Rjc=Tjmax-Tc

其中Rds(on)、Rjc、Tjmax由器件本身的特性決定，Tc則與設計有關，如散熱條件、功耗等（注：可允許最大漏極功耗Pd= I2*Rds(on)=(Tjmax-Tc)/Rjc）。一般廠家資料給出的是殼溫下的ID值，另外有些廠家還給出了最大ID和Tc之間的關系曲線。

以IRF640為例，電流標稱值為18A（Tc=25℃下），其ID和Tc的關系如上圖。由圖可見，當殼溫有25℃變到125℃時，可見最大直流漏極電流由18A下降到8A。必須注意，Tc=25℃下的ID僅僅具有參考意義（可以進行不同管子之間的比較），因為它是假定散熱條件足夠的好，外殼溫度始終為25℃（在實際應用中，根本不可能），從而根據公式I2* Rds(on)*Rjc=Tjmax-Tc推算出來的。但在實際應用情況下，由于環(huán)境溫度和實際散熱條件的限制，殼溫通常遠遠大于25℃，且最高結溫通常要保持在20℃以上的降額。因此，可允許直流漏極電流必須隨溫度升高而降額使用。

2）額定峰值電流IDM

如果電流脈沖或占空比較小時，則允許其超過ID值，但其脈沖寬度或占空比需要受到最大可允許結溫的限制。一般廠家資料規(guī)定25℃下的額定峰值電流IDM值為ID值的四倍，并且是在VGS=20V下得到的。

由于在G、D、S各極之間存在不可避免的寄生電容。因此，在驅動時，該電容器有充放電電流和充放電時間，這便是驅動損耗、開關損耗產生的根本原因。器件的開關特性通常以Qg來衡量。

1）輸入電容Ciss、反向傳輸電容Crss、輸出電容Coss 

由于在G、D、S各極之間存在不可避免的寄生電容，因此，在驅動時，改電容器有充放電電流和充放電時間，這便是驅動損耗、開關損耗產生的根本原因。器件的開關特性通常以Qg來衡量。

1）輸入電容Ciss、反向傳輸電容Crss、輸出電容Coss

如上圖，Ciss=Cgd+Cgs，Crss=Cgd，Coss=Cds+Cgd

2）總的柵極電荷Qg

它表示在開通過程中要達到規(guī)定的柵極電壓所需要的充電電荷。是在規(guī)定的VDS、ID及VGS（一般為10V）條件下測得的。

由于彌勒效應的存在，Cgd雖然比Cgs小很多，但在驅動過程中它起的作用最大，因此客觀來講，考察MOSFET的Qg比考察Ciss等來得更為準確一些。

另外還有柵極電荷Qge、柵極電荷（彌勒電荷）Qgd兩個參數。

如下圖以IRF640為例，示意它們的波形。

3）柵極電阻Rg，開通延遲時間td(on)、上升時間tr、關斷延遲時間td(off)、下降時間tf

同樣描述的是器件的開關性能，同時關系到器件的驅動損耗。其具體值與測試條件密切相關。比較不同的管子時尤其要引起注意。否則容易為廠家所誤導。 

1）最大可允許結溫Tjmax

這是可靠性最為重要的參數，對MOSFET，一般廠家都標為150℃，也有125℃和175℃的特殊半導體器件。

2）雪崩額定值

由于漏感和分布電感以及關斷時的di/dt，可能會產生電壓尖峰從而強制MOSFET進入雪崩擊穿區(qū)，VDS被鉗制在實際的擊穿電壓點，但如果進入雪崩擊穿區(qū)的實際很短，能量很小，器件本身則可以將其消耗掉而不至于損壞。

有三個參數能表征這一特性，即可允許單次脈沖雪崩能量EAS、可允許重復脈沖雪崩能量EAS（脈寬受到最大結溫限制）、發(fā)生雪崩時的初始最大雪崩電流IAR。雪崩能量額定值隨結溫升高而顯著下降，隨發(fā)生雪崩時起始電流的增加而下降。

如果器件工作時有雪崩情況，注意在老化工程中，由于結溫會相應升高，雪崩能力會相應下降，如果下降到一定程度則有可能是器件損壞，并且這種損壞通常只呈現一定的比例。（當然也有可能是其它原因引起MOSFET損壞，如變壓器在高溫大電流下的磁飽和）

3）柵極漏電流IGSS、漏極斷態(tài)漏電流IDSS

這兩個參數在具體設計時可能用不到，但它限制了器件內部工藝、材料的好壞，其值盡管可能是小到mA級或uA級，但比較器件時，通過測試它隨電壓變化（尤其是高溫下）的情況也可以比較判斷器件的優(yōu)劣。

在某些電路可能要運用到體內二極管進行續(xù)流，此時則需要考察二極管的參數。

1）的dv/dt值

體寄生二極管續(xù)流時，少子空穴也參與了導電，并且濃度很高，當二極管導通周期結束，外電路使二極管反轉時，如果D、S之間的電壓上升過快，大量少子空穴有一部分來不及復合掉，引起橫向流過體區(qū)的電流，該電流在P+區(qū)和源區(qū)N+之間形成的壓降可能使寄生的三極管導通，（漏極D相當于寄生NPN三極管的集電極、P+相當于基極，源極S極相當于****極，基極****極有正向壓降時，由于dv/dt大，電壓上升快，集電極與****極之間也有正電壓，因此寄生三極管導通），電流會密集于第一個導通的元胞，從而使器件熱擊穿損壞。

2）其它參數

a.反向恢復特性，有反向恢復電荷、反向恢復時間。續(xù)流運用時要考慮匹配。

b.電流電壓參數，有正向壓降VSD，其電流參數IS、ISM與ID、IDM相同，相對于SI MOSFET，SIC MOSFET的寄生二極管的正向壓降，這是因為SIC的拐點電壓（Knee voltage：point at which diode turn on）是Si的3倍，這非常近似于它們禁帶寬度的比值，因此SIC MOSFET的VSD約為2.5V，而Si MOSFET的VSD約為0,8V。

封裝選用主要結合系統(tǒng)的結構設計，熱設計，單板加工工藝及可靠性考慮，選擇具有合適封裝形式及熱阻的封裝。常見功率MOSFET封裝為DPAK、D2PAK、PowerPAK 5X6、PowerPAK 3X3、DirectFET、TO220、TO247，小信號MOSFET對應的SOT23，SOT323等，后繼引進中主要考慮PowerPAK 8X8，PowerPAK SO8 5X6 Dual，PowerPAK 5X6 dual cool，SO8封裝器件在行業(yè)屬退出期器件，選型時禁選，DPAK封裝器件在行業(yè)屬飽和期器件，選型時限選；插件封裝在能源場景應用中優(yōu)選，比如TO220，TO247。  

來源：硬件十萬個為什么