英特爾展示多項技術突破，未來晶體管微縮面積提升30%至50%

在近日舉行的2021 IEEE國際電子器件會議（IEDM）上，英特爾概述了其未來技術發(fā)展方向，介紹了在封裝、晶體管和量子物理學方面的關鍵技術。英特爾表示，目前在全新的功率器件和內(nèi)存技術上取得的重大突破，這些基于物理學新概念所衍生的新技術，在未來很可能會重新定義計算。

英特爾披露的突破性技術進展涉及三個領域的探索，會將摩爾定律延續(xù)至2025年及更遠的未來。

首先，英特爾會在未來的產(chǎn)品中會提供更多的晶體管，為此針對核心微縮技術進行重點研究。通過采用混合鍵合互連中的設計、制程工藝和組裝難題的解決方案，英特爾期望在封裝中將互連密度提升10倍以上。為了使生態(tài)系統(tǒng)能從先進封裝中獲益，英特爾呼吁建立新的行業(yè)標準和測試程序，讓混合鍵合芯粒（hybrid bonding chiplet）生態(tài)系統(tǒng)成為可能。

事實上，在今年7月份公布的最新工藝路線圖中，英特爾表示通過Foveros Direct，實現(xiàn)向直接銅對銅鍵合的轉(zhuǎn)變以及低電阻互連，從而實現(xiàn)了10微米以下的凸點間距，使3D堆疊的互連密度提高一個數(shù)量級，未來晶圓制成到封裝兩者之間的界限將不再那么明顯，預計將于2023年在量產(chǎn)的產(chǎn)品中使用。

英特爾展望了其GAA RibbonFET（Gate-All-Around RibbonFET）技術，通過堆疊多個（CMOS）晶體管，實現(xiàn)高達30%至50%的邏輯微縮提升，在每平方毫米上容納更多晶體管。這也為英特爾進入埃米時代鋪平道路，未來將克服傳統(tǒng)硅通道限制，用僅有數(shù)個原子厚度的新型材料制造晶體管，以增加每個芯片上的晶體管數(shù)量，實現(xiàn)更為強大的計算性能。

其次，英特爾為硅注入新功能。通過在300毫米的晶圓上首次集成氮化鎵基（GaN-based）功率器件與硅基CMOS，實現(xiàn)了更高效的電源技術。為CPU提供低損耗、高速電能傳輸創(chuàng)造了條件，同時也減少了主板組件和空間。

英特爾還打算利用新型鐵電體材料，作為下一代嵌入式DRAM技術的可行方案。新技術可提供更大內(nèi)存資源和低時延讀寫能力，以解決目前從游戲到人工智能計算等應用中面臨的負責問題。

最后，英特爾正致力于提升硅基半導體的量子計算性能。通過開發(fā)可在室溫下進行高效、低功耗計算的新型器件，以逐步取代傳統(tǒng)的MOSFET晶體管。在這次會議上，英特爾就展示了全球首款常溫磁電自旋軌道（MESO）邏輯器件，未來有可能基于以納米為尺度的磁體器件制造出新型晶體管。

目前英特爾在自旋電子材料研究方面取得進展，使器件集成研究接近實現(xiàn)自旋電子器件的全面實用化。此外，英特爾還展示了完整的300毫米量子比特制程工藝流程，不僅可持續(xù)微縮，而且還能與CMOS制造兼容，這也確定了英特爾未來的研究方向。

英特爾高級院士兼組件研究部門總經(jīng)理Robert Chau表示，這次在會議上分享的關鍵研究突破將帶來革命性的制程工藝和封裝技術，以滿足行業(yè)和社會對強大計算的無限需求。這是英特爾研發(fā)團隊不懈努力的結(jié)果，未來將繼續(xù)站在技術創(chuàng)新的最前沿，不斷延續(xù)摩爾定律。