小芯片聯(lián)盟成立，大陸芯片“危”？

來源：星海情報局

3月3日，全球芯片頭部制造企業(yè)英特爾、AMD、ARM、Google Cloud、Meta（Facebook）、微軟、高通、三星、臺積電等聯(lián)合宣布，成立小芯片聯(lián)盟，并且推出一個全新的通用芯片互連標(biāo)準(zhǔn)：通用小芯片快連（UCle）。


該標(biāo)準(zhǔn)專為小芯片（chiplet）而設(shè)置，旨在為小芯片互連制定一個新的開放標(biāo)準(zhǔn)，簡化相關(guān)流程，并且提高來自不同制造商的小芯片之間的互操作性。

該標(biāo)準(zhǔn)下，芯片制造商可以在合適的情況下混合構(gòu)建芯片。

而小芯片則是當(dāng)前突破摩爾定律限制的一項重要技術(shù)思路。

中國計算機(jī)協(xié)會（CCF）曾評價“芯粒（小芯片）設(shè)計技術(shù)將是未來10到20年集成電路領(lǐng)域最重要的發(fā)展成果之一”。

美國國防部高級研究計劃局（DAPRA）在2017年8月啟動“通用異構(gòu)集成及IP復(fù)用策略（CHIPS）”項目，這是DAPRA總投資15億美元的“電子復(fù)興計劃（ERI）”中的一部分，意在促成一個可兼容、模塊化、可重復(fù)利用的小芯片生態(tài)系統(tǒng)。

知名市場研究機(jī)構(gòu)Omdia預(yù)測，小芯片將在2024年全球市場規(guī)模擴(kuò)大到58億美元，較2018年的6.45億美元增長9倍。到2035年，小芯片市場規(guī)模有望增至570億美元。

來源：Omdia

什么是小芯片？

1965年，英特爾前任總裁Gordon Moore《電子學(xué)》（Electronics）技術(shù)期刊上發(fā)表了摩爾定律預(yù)言：當(dāng)價格不變時，集成電路上可容納的晶體管數(shù)量每隔12個月（后被修訂為24個月）會增加一倍，性能也隨之提升一倍。


摩爾定律的出現(xiàn)設(shè)定了極為關(guān)鍵的技術(shù)發(fā)展節(jié)奏基準(zhǔn)，極大地推動了當(dāng)時在前進(jìn)中迷茫的半導(dǎo)體產(chǎn)業(yè)。

但在近幾年，隨著研發(fā)制造投入成本不斷提高，每24個月晶體管數(shù)量翻倍的摩爾定律已經(jīng)漸漸失效，畢竟在物理層面，一片小小的芯片上放不下無限多數(shù)量的晶體管，當(dāng)晶體管數(shù)量趨于物理極限時，如何在此之上尋找新的突破就成為了一眾芯片廠商最值得思考的問題。

當(dāng)前絕大多數(shù)芯片廠商走的都是SoC（片上系統(tǒng)）的路子。從不同IP供應(yīng)商購買軟核IP或硬核IP，再結(jié)合自研模塊集合成一個片上系統(tǒng)（SoC），然后以某個制造工藝節(jié)點生產(chǎn)出芯片。

SoC本質(zhì)上是一種芯片的集成，例如我們常說的手機(jī)處理器，其實就是CPU、GPU等芯片的集成，也是一種SoC。


這種技術(shù)的優(yōu)勢在于提高模塊之間通信速度的同時，還能夠做到低功耗、低成本。

但近年來突破先進(jìn)制程工藝的難度和成本都在不斷上升。

2001年：芯片制程工藝是130nm，當(dāng)時非常流行奔騰3處理器。2004年：90nm的元年。2012年：制程工藝發(fā)展到22nm，此時聯(lián)電、聯(lián)發(fā)科、格芯等很多廠家可以達(dá)到22nm的半導(dǎo)體制程工藝。 2015年：芯片制成發(fā)展的一個分水嶺，進(jìn)入14nm時，聯(lián)電止步于此。2017年：步入10nm時代，英特爾停在了10nm，i5和i7處理器由于良率問題而遲遲無法交貨。2018年：7nm來臨，英特爾至今無法突破，而美國另一家芯片代工巨頭“格芯”，也在7納米處倒下。2019年：6nm開始量產(chǎn)。2020年：制程開始進(jìn)入5nm時代，進(jìn)入更難的5nm，只有三星和臺積電生存下來了，但三星被爆出良品率造假。

如何突破5nm成了許多芯片廠商最大的研發(fā)瓶頸，盡管此前三星曾宣布已經(jīng)實現(xiàn)了5nm芯片的量產(chǎn)，但也身陷良品率造假丑聞中。

小芯片的出現(xiàn)就肩負(fù)了“突破”芯片物理上線的使命。

小芯片（Chiplet）俗稱芯粒，它其實就是硅片級別的重用，是一種搭積木造芯的模式，它是將一類滿足特定功能的die，通過die-to-die（裸片對裸片）內(nèi)部互聯(lián)技術(shù)實現(xiàn)多個模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個系統(tǒng)芯片，以實現(xiàn)一種新形式的IP復(fù)用。

除此之外，小芯片通過先進(jìn)封裝技術(shù)，能將多種不同架構(gòu)、不同工藝節(jié)點、甚至來自不同代工廠的專用硅塊或IP塊集成在一起，如此便可以跳過流片，快速定制出一個能滿足多種功能需求的超級芯片產(chǎn)品。

在小芯片集成模組中，可以同時將使用不同的處理器節(jié)點，因此可以混合使用處理高性能任務(wù)的5納米小芯片，以及更專注于不太嚴(yán)格的任務(wù)的12納米和14納米小芯片。

這種新型設(shè)計方法不僅能大大簡化芯片設(shè)計復(fù)雜度，還能有效降低設(shè)計和生產(chǎn)成本。

AMD在2019年就發(fā)布了Ryzen3000系列，其中部署了基于小芯片技術(shù)的Zen2內(nèi)核；英特爾則發(fā)布了集成了47個小芯片的Ponte Vecchio，都是典型的小芯片。


近幾年隨著頭部廠商帶頭投入更多經(jīng)歷到小芯片的研發(fā)當(dāng)中，小芯片技術(shù)也逐步從實驗室走向?qū)嵺`。

小芯片聯(lián)盟為何成立？

小芯片聯(lián)盟的成立其實背后有兩個邏輯，一個是看好小芯片本身的技術(shù)優(yōu)勢，二來是希望通過聯(lián)盟的形式掃清小芯片前進(jìn)的障礙。

前面我們提到，小芯片的一個特點在于搭積木的造芯模式，這也就意味著在芯片模塊的排列組合中，設(shè)計者可根據(jù)特定的部分選用最先進(jìn)的技術(shù)，而對于其他部分選擇更成熟、更經(jīng)濟(jì)的技術(shù)，從而實現(xiàn)拼接式組合模塊，從而降低整體成本。

例如，AMD第二代霄龍?zhí)幚砥?、銳龍都采用了小芯片設(shè)計，將更先進(jìn)的臺積電7nm工藝制造的CPU模塊與更成熟的格羅方德12/14nm工藝制造的I/O模塊組合，使得其產(chǎn)品既有7nm可滿足高算力的需求，12/14nm則降低了制造成本。

這帶來的好處是，7nm制程部分的芯片面積大幅縮減，而采用更成熟制程的I/O模塊有助于整體良率的提升，進(jìn)一步降低晶圓代工成本。

綜合來看，CPU核心越多，小芯片組合的成本優(yōu)勢越明顯。

理想狀態(tài)下，借助小芯片方法，芯片設(shè)計公司只需專注于自己擅長的IP，而不必?fù)?dān)心其余IP，既有助于提升核心創(chuàng)新能力，又經(jīng)由多種IP設(shè)計分?jǐn)偭搜邪l(fā)成本。

另一方面，小芯片方案具備良好的可擴(kuò)展性。例如構(gòu)建了一個基本die后，可能只用一個die可應(yīng)用于筆記本電腦，兩個可應(yīng)用于臺式機(jī)，四個可應(yīng)用于服務(wù)器。

此外，小芯片可以充當(dāng)異構(gòu)處理器，將GPU、安全引擎、AI加速器、物聯(lián)網(wǎng)控制器等不同處理元素按任意數(shù)量組合在一起，為各類應(yīng)用需求提供更豐富的加速選擇。


隨著小芯片的優(yōu)勢逐漸顯露，它正被微處理器、SoC、GPU和可編程邏輯設(shè)備（PLD）等更先進(jìn)和高度集成的半導(dǎo)體設(shè)備采用。

但小芯片技術(shù)要走向成熟，還需要面對諸多挑戰(zhàn)。

在小芯片技術(shù)中，采用die to die的鏈接方式，各裸片互連必須考慮到互連接口和協(xié)議。

在設(shè)計中必須要考慮到工藝制程、封裝技術(shù)、系統(tǒng)集成、擴(kuò)展等諸多復(fù)雜因素。同時，還需要滿足不同領(lǐng)域?qū)π畔鬏斔俣?、功耗等方面的要求?br />
這使得小芯片的設(shè)計過程變得非常復(fù)雜，而其中橫在小芯片面前的最大難關(guān)來自于沒有統(tǒng)一的協(xié)議。
Marvell（美滿，前邁威科技）曾經(jīng)在2015年推出了MoChi架構(gòu)這一小芯片模型。此后Marvell就陷入了選擇接口的困難中。根據(jù)Marvell CTO Yaniv Kopelman表示，由于不想堆高封裝成本或是被單個供應(yīng)商綁定，他們不想使用內(nèi)插器或者InFO類型的封裝。

另外，使用小芯片的時候必須在中間劃分IP，但在哪里劃分以及如何開發(fā)架構(gòu)也對最終產(chǎn)品的實現(xiàn)提出了挑戰(zhàn)。
Yaniv Kopelman總結(jié)到：“在演示中構(gòu)建IP很容易，但從演示走向生產(chǎn)還有很長的路要走?！?br />
在過去很長一段時間內(nèi)，小芯片一直備受芯片設(shè)計行業(yè)關(guān)注。越來越多的廠商開始使用小芯片，這使得小芯片越來越普遍。制造商們希望小芯片解決芯片制造目前面臨的制造成本、擴(kuò)展性等多方面的問題。

但由于缺少統(tǒng)一的標(biāo)準(zhǔn)，小芯片此前的協(xié)議十分混亂。

這樣的情況下，芯片制造商們無法實現(xiàn)他們的終極構(gòu)想：連通不同架構(gòu)、不同制造商生產(chǎn)的裸片，根據(jù)不同場景進(jìn)行定制。
小芯片聯(lián)盟的出現(xiàn)正是希望通過集結(jié)各個廠商之力，推出統(tǒng)一的標(biāo)準(zhǔn)，規(guī)范小芯片的協(xié)議。

UCIe標(biāo)準(zhǔn)的全稱為“Universal Chiplet Interconnect Express”(通用小芯片互連通道)，在芯片封裝層面確立互聯(lián)互通的統(tǒng)一標(biāo)準(zhǔn)。

UCIe 1.0標(biāo)準(zhǔn)定義了芯片間I/O物理層、芯片間協(xié)議、軟件堆棧等，并利用了PCIe、CXL兩種成熟的高速互連標(biāo)準(zhǔn)。

該標(biāo)準(zhǔn)最初由Intel提議并制定，后開放給業(yè)界，共同制定而成。

事實上，英特爾新任總裁Pat自2021年上任以來一直強(qiáng)調(diào)英特爾要走IDM2.0的道路，在芯片制造上繼續(xù)深耕的同時還要具有更高的開放性，現(xiàn)在看來，當(dāng)時英特爾可能就在暗指小芯片。

在2月18日的英特爾投資者大會上，英特爾宣布將為選擇其旗下IFS服務(wù)代工的客戶提供x86架構(gòu)和其他類型內(nèi)核混搭的可能性，這以一過程中可能就會用到小芯片技術(shù)。同時英特爾還在該大會上披露正在致力于打造一個“開放、可選擇、值得信賴”的開放生態(tài)圈。

這一藍(lán)圖似乎就是如今英特爾牽頭制定的UCle1.0標(biāo)準(zhǔn)的伏筆。
如今這個巨頭們共同站臺的UCle1.0標(biāo)準(zhǔn)帶來的并不是技術(shù)革新，而是技術(shù)的標(biāo)準(zhǔn)化。這使得各廠商在使用小芯片時終于有了共同的規(guī)則。

以往的小芯片封裝都是各家廠商自行其是，在新的UCIe標(biāo)準(zhǔn)規(guī)范下，不同廠商的小芯片互通成為可能，允許不同廠商、不同工藝、不同架構(gòu)、不同功能的芯片進(jìn)行混搭，x86、ARM、RISC-V集成在一起也不是不可能。

小芯片聯(lián)盟將會怎樣影響芯片產(chǎn)業(yè)？

首先要明確的一點是，摩爾定律的逐漸失效其實對于中國的科技企業(yè)是一個彎道超車的機(jī)會，畢竟當(dāng)其他公司都卡在技術(shù)瓶頸無法攻克時，中國企業(yè)卻在不斷追趕。

而小芯片聯(lián)盟所要做的事卻與此前各大廠家對SoC的“小修小補(bǔ)”截然不同，是一種推翻了全球范圍工人超過30年的行業(yè)制造標(biāo)準(zhǔn)，而開辟的新的天地，這不亞于從普通手機(jī)到智能手機(jī)的升級。

技術(shù)的革新也就勢必帶有行業(yè)的洗牌，玩家在芯片領(lǐng)域的話語權(quán)將重新排列，尤其是小芯片與SoC之間屬于相互替代的關(guān)系，所有電腦、手機(jī)廠商都要在二者之間做出二選一。

這其實本身對于國產(chǎn)芯片廠商來說是一個新的機(jī)會，因為目前小芯片也處于起步階段，中國企業(yè)與國際頭部企業(yè)差距其實沒有十分巨大。

但目前小芯片聯(lián)盟中其實并沒有任何一家大陸芯片企業(yè)，這也就意味著大陸企業(yè)實際上是被排除在規(guī)則制定之外的，在未來小芯片與SoC交輝的市場格局下，大陸其實非常需要一批反應(yīng)迅速的玩家能夠及時切入小芯片賽道，率先完成基礎(chǔ)研究。

但問題在于即便大陸出現(xiàn)了小芯片相關(guān)企業(yè)或者有企業(yè)將精力投入到小芯片行業(yè)中，規(guī)則卻是由外國企業(yè)定制的，很難對大陸小芯片企業(yè)產(chǎn)生符合實際生產(chǎn)要求。

很多時候我們談中國制造的巔峰，是精確到小數(shù)點后面的好幾個0？還是7nm到5nm的突破？其實這些都只是一些簡單的數(shù)據(jù)，真正的中國制造巔峰是定制行業(yè)規(guī)則的能力，將產(chǎn)業(yè)以自己為核心凝聚在一起的能力，這也是國內(nèi)大多數(shù)企業(yè)所缺乏的能力。

*博客內(nèi)容為網(wǎng)友個人發(fā)布，僅代表博主個人觀點，如有侵權(quán)請聯(lián)系工作人員刪除。